Thông tin PCB - Kế hoạch bảng mã PCB, kỹ sư thông minh hiểu

Bảng PCB, Bảng mạch in, có thể thực hiện kết nối mạch và kết nối chức năng giữa các thành phần điện., và cũng là một phần quan trọng trong thiết kế mạch điện. Hôm, Bài viết này sẽ giới thiệu (cơ bản) luật) Bảng PCB bố trí và dây dẫn.

1. Quy tắc cơ bản về Bố trí thành phần

1) Bố trí theo mô- đun mạch, vòng liên kết mà nhận ra cùng một chức năng được gọi là mô- đun, các thành phần trong mô- đun phải áp dụng nguyên tắc tập trung gần nhất, và đồng thời các mạch điện tử và mạch tương tự phải được tách ra.

2) Không được lắp ghép các thành phần và thiết bị trong vòng 1.27 gần các lỗ hổng chưa được lắp đặt như các lỗ thông thường, và không được lắp các thành phần trong 3.5mm (cho M2.5) và 4mm (cho M2) quanh các lỗ lắp ráp như là ốc

3) Tránh đặt chúng ở dưới thành phần như các đối tượng lắp ngang, dẫn đầu và tụ điện điện phân giải để tránh các mạch điện ngắn giữa cầu và các thành phần sau khi hàn sóng;

4) Khoảng cách giữa phần ngoài và phần cạnh của tấm ván là 5mm.

5) Khoảng cách giữa mặt bên ngoài của bộ phận đã lắp và mặt ngoài của bộ phận nối nối liền với bộ phận nối có lớn hơn 2mm.

6) Các thành phần vỏ kim loại và các bộ phận kim loại (hộp chắn, v.v) không thể chạm vào các thành phần khác, không thể ở gần các đường nét và đệm in, và khoảng cách phải lớn hơn 2mm. Kích cỡ của các hố định vị, lỗ treo hay bóng hình hay các lỗ vuông khác trên tấm đĩa lớn hơn 3mm so với viền của tấm biển.

7) Không thể nào thân thiết với dây điện và nhiệt độ được Độ nóng cao phải được chia đều.

8) Các ổ cắm điện nên được sắp xếp gần tấm ván in nhất có thể, và các thanh xe buýt kết nối với ổ cắm điện phải được sắp xếp ở cùng một mặt. Cần phải cẩn thận hơn để không sắp xếp các ổ điện và các mối nối được Hàn khác giữa các mối nối, để dễ dàng hàn các ổ điện và các mối nối, và thiết kế và kết nối các dây điện. Khoảng cách sắp xếp giữa các ổ điện và các đoạn nối Hàn sẽ được cân nhắc để dễ nhét và tháo các nút điện.

9) Sắp xếp các thành phần khác: Tất cả các thành phần của bộ phận cấu trúc nội bộ được canh lề một cách độc lập, các thành phần cực rõ ràng có các độ cực, và các dấu cực trên cùng một tấm in không thể dẫn hơn hai hướng. Khi hai hướng xuất hiện, hai hướng nằm vuông góc với nhau.

10) Dây dẫn trên tấm ván phải có độ dày đúng mức, và khi độ cao quá lớn, nó phải được lấp bằng sợi đồng len, và kích cỡ lưới phải lớn hơn 8mili (hoặc 0.2mm).

11) Không nên có lỗ thủng trên miếng vá, để tránh bị mất chất solder và làm các thành phần được hàn. Các đường dây tín hiệu quan trọng không được phép đi qua giữa các chốt.

12) Miếng vá được canh ngang một mặt, hướng ký tự giống nhau, và chiều bao của nó giống nhau;

Cho những thiết bị có chế độ cực, hướng đánh dấu cực trên cùng bảng phải chắc chắn nhất có thể.

2. Điều lệ dây dẫn thành phần

1) Trong vùng nơi mà đường dây bị phủ thấp hơn hoặc bằng 1mm từ viền bảng PCB, và trong mm gần lỗ lắp ráp, dây dẫn bị cấm;

2) Đường dây điện rộng nhất có thể và không phải nhỏ hơn 18mm; Độ rộng của đường tín hiệu không phải nhỏ hơn 12mm; các dòng nhập và xuất trong CPU không phải là ít hơn 10mil (hay 8mil). Khoảng cách đường không phải bằng 10mil;

Ba) Cái lỗ thông thường không nhỏ hơn giá 30mil;

4) Đường kép: pad 60mil, mở rộng 40mil; Độ kháng 1/4W: 51*50km (0805 lần lắp mặt đất). in-line pad 6100m, mở 4mil; tụ điện điện điện từ: 51*50km (0805 lần lắp mặt đất). Khi vào dòng, cái đệm là 50triệu, và độ mở là 2mm;

5) Ghi chú rằng dây điện và dây mặt đất phải quay hết mức có thể, và dây tín hiệu không được nối lại.

3. Sức mạnh chống nhiễu và khả năng hòa hợp điện từ

Làm sao để nâng cao khả năng chống nhiễu và khả năng nhận dạng điện từ khi phát triển sản phẩm điện với công ty xử lý

1) Các hệ thống theo đây phải chú ý đặc biệt tới nhiễu điện từ:

Một hệ thống mà tần số của đồng hồ chơi điện tử có độ cao đặc biệt và chu kỳ xe buýt rất nhanh.

2) Hệ thống chứa điện năng lượng cao, mạch năng lượng cao, như các rơ-le năng lượng, công tắc cao, v.v.

3) Hệ thống với mạch tín hiệu tương tự yếu và mạch chuyển đổi A/D cao.

4. Cần những biện pháp để tăng cường khả năng nhiễu điện từ:

1) Chọn một con chíp với tần số thấp: Chọn một con chíp với tần số đồng hồ thấp có thể giảm nhiễu và tăng cường khả năng chống nhiễu của hệ thống. Sóng hình vuông và sóng SIS cùng tần số, các thành phần tần số cao trong sóng vuông còn hơn cả sóng đặc biệt. Mặc dù độ lớn của thành phần tần số cao của sóng vuông nhỏ hơn sóng cơ bản, tần số càng cao, nó càng dễ phát ra và trở thành một nguồn nhiễu. Sự ồn ào có ảnh hưởng ở tần số cao do máy điểu khiển được tạo ra là gấp ba lần tần số đồng hồ.

2) giảm sự bóp méo tín hiệu truyền

Các hệ thống điều khiển siêu tốc được sản xuất. Tín hiệu nhập tĩnh của thiết bị nhập tín hiệu là khoảng 1mA, khả năng nhập là khoảng 104P, cản trở nhập là khá cao, và thiết bị kết xuất của đường mạch CMOS với tốc độ cao có một khả năng nạp rất lớn, tức là một giá trị xuất đáng kể. Phản xạ vấn đề rất nghiêm trọng khi đường dây dài dẫn đến kết thúc bằng một trở ngại nhập tương đối cao, gây ra sự bóp méo tín hiệu và tăng nhiễu hệ thống. Khi TPD mục Tr, nó trở thành một vấn đề đường truyền, và các vấn đề như là sự phản chiếu tín hiệu và sự khớp với trở ngại phải được cân nhắc. Tín hiệu chậm trễ trên bảng mạch in có liên quan tới tính xấu đặc trưng của đầu chì, tức là, liên quan tới hằng số điện của vật liệu mạch in. Có thể đại khái coi tốc độ truyền tín hiệu trên bảng in là khoảng 1/3-1/2 của tốc độ ánh sáng. Bộ Tr (giờ hẹn trễ tiêu chuẩn) của các bộ phận điện thoại logic thường dùng trong một hệ thống bao gồm các bộ phận gắn điện thoại nằm giữa 3s và 18ns. Trên bảng mạch in, tín hiệu được truyền qua một đối số 7W và một đường dẫn dài 25cm, và khoảng thời gian trễ dây khoảng cách khoảng 4~20ns. Có nghĩa là tín hiệu càng ngắn thì nó càng dài hơn 25cm. Và số lượng sóng nên ít nhất có thể, không nhiều hơn 2. Khi thời gian phát tín hiệu nhanh hơn thời gian trễ của tín hiệu, nó được xử lý theo thiết bị điện tử nhanh. Thời điểm này, hãy cân nhắc việc giữ giữ giữ giữ cản trở phù hợp với đường truyền. Cho tín hiệu truyền giữa các khối được lắp trên bảng mạch in, tình hình Td/Trd nên tránh. Các mạch in càng lớn, tốc độ hệ thống càng nhanh.

3) giảm sự can thiệp chéo giữa các đường tín hiệu: một tín hiệu bước với thời gian cao Tr tại điểm A được truyền tới kết thúc B thông qua lãnh tụ AB. Thời gian trễ của tín hiệu trên đường AB là Td. Tới điểm D, vì tín hiệu phát trước lúc điểm A, sự phản xạ của tín hiệu sau khi tới điểm B và sự chậm trễ của đường AB, sau thời gian Td, một xung trang với độ rộng ThR sẽ được phát sinh. Tại điểm C, do tín hiệu AB truyền và phản chiếu, một tín hiệu xung tích cực với độ rộng gấp đôi thời gian trễ của tín hiệu trên đường AB, tức là 2Td, được tạo ra. Đây là sự can thiệp giữa các tín hiệu. Sức mạnh của tín hiệu cản trở có liên quan đến tín hiệu ở điểm C, mà liên quan tới khoảng cách giữa các đường. Khi hai đường dây tín hiệu không được dài, thứ thực sự được thấy trên AB là kết cấu hai xung. Những máy điều khiển siêu âm được sản xuất bởi tiến trình CMOS đã gây cản trở, nhiễu rất lớn và lượng nhiễu cao. Những mạch điện điện ảnh bị chồng đè lên sự ồn ào 100~200md và không ảnh hưởng đến công việc. Nếu đường AB ở hình là một tín hiệu tương tự, loại nhiễu này trở nên không thể chịu được. Ví dụ, khi bảng mạch in là một tấm ván bốn lớp, một trong đó là một mặt đất lớn, hoặc một tấm ván hai mặt, khi mặt trái của đường tín hiệu là một mặt đất rộng, thì sự can thiệp giữa các tín hiệu sẽ bị giảm. Lý do là vùng đất lớn làm giảm trở ngại đặc trưng của đường dây tín hiệu, và sự phản chiếu của tín hiệu ở điểm D bị giảm đáng kể. Tính năng xấu của nó đảo ngược tỉ lệ với hình vuông của giá trị trường trung bình giữa đường tín hiệu và mặt đất, và tỷ lệ với tỷ lệ logarit tự nhiên của độ dày của vật trung. Nếu đường AB là một tín hiệu tương tự, để tránh nhiễu của đường CD tín hiệu điện tử với AB, nên có một vùng đất lớn dưới đường AB, và khoảng cách từ đường AB tới đường CD phải lớn hơn 2~3 so với khoảng cách giữa đường AB và mặt đất. Có thể dùng lớp đỡ bằng một phần, và các dây nền được sắp xếp bên trái và bên phải của đầu dẫn bên cạnh với nút nối dẫn.

4) Giảm nhiễu từ nguồn cung điện

Trong khi cung cấp năng lượng cho hệ thống, nguồn cung cấp năng lượng cũng thêm nhiễu vào nguồn cung cấp điện. Bộ điều chỉnh đường dây, đường ngắt và các đường điều khiển khác của bộ vi bộ điều khiển được làm phiền bởi tiếng ồn bên ngoài. Sự nhiễu mạnh trên lưới đi vào mạch thông qua nguồn điện, và thậm chí trong các hệ thống pin có nhiễu tần số cao. Tín hiệu Analog trong các mạch tương tự có thể chống lại sự can thiệp từ các nguồn điện hơn.

5) Chú ý đến các đặc tính tần số cao của bảng mạch in và các thành phần

Trong trường hợp có tần số cao, không thể bỏ qua sự dẫn đầu, cầu, các kháng cự, tụ điện, và các mối nối trên bảng mạch đã in. Không thể lờ đi sự tự nhiên phân phối của tụ điện, và không thể lờ đi khả năng phân phối của bộ phận dẫn đầu. Sự kháng cự tạo ra sự phản chiếu của tín hiệu tần số cao, và khả năng phân phối của đầu tàu sẽ đóng một vai trò. Khi độ dài lớn hơn 1/20 của độ dài sóng tương ứng của tần số nhiễu, sẽ phát ra một hiệu ứng ăng-ten, và nhiễu sẽ được phát ra qua đường dẫn. Cách cầu của bảng mạch in gây ra khoảng 0.6f tụ điện. Chính một hệ thống bao tải đã được lắp đặt chứa nhiệt độ 2/6ph. Kết nối trên bảng mạch có hình ảnh tự động phân phối Có mỗi ô tô hợp đồng hàm 4-18n-nH phân phối tự nhiên. Những thông số phân phối nhỏ này rất nhỏ đối với hệ thống điện tử có tần số thấp. Đặc biệt phải chú ý đến hệ thống tốc độ cao.

6) Ảnh cấu trúc thành phần phải được chia đôi

Vị trí của các thành phần được đặt trên bảng mạch in nên cân nhắc toàn bộ vấn đề nhiễu điện từ. Một trong những nguyên tắc là đường dẫn giữa các thành phần phải ngắn nhất có thể. Trong sơ đồ, phần tín hiệu tương tự, phần mạch điện tử tốc độ cao, và phần nguồn nhiễu (v. d. rơ-le, công tắc cấp cao, v. v. phải được phân chia một cách hợp lý, để kết nối tín hiệu giữa chúng là.

7) Sử dụng chúng ta tách ra

Một tụ điện tách ra với tần số cao có thể gỡ bỏ các thành phần tần số cao lên đến 1GHZ. Các tụ điện con chip, hay tụ điện gốm nhiều lớp, với đặc điểm cao tần số tốt hơn. Khi thiết kế một bảng mạch in, một tụ điện tách ra sẽ được thêm vào giữa nguồn điện của mỗi mạch tổng hợp và mặt đất. Hộp tụ điện tách ra có hai chức năng: một mặt, nó là tụ điện trữ năng lượng của mạch tổng hợp, cung cấp và hấp thụ năng lượng nạp và nạp năng lượng của mạch tổng hợp vào lúc mở và đóng cửa. Mặt khác, nó tránh được tiếng ồn tần số cao của thiết bị. Máy tụ điện tách rời điển hình trong vòng quay kỹ thuật số là 0.1f. Hộp tụ điện tách ra có phần tử phân phát của 5mm, và tần số âm thanh song song của nó là khoảng 7MHz, nghĩa là nó có hiệu ứng tách rời tốt cho nhiễu dưới 10MHz. Tiếng ồn khó nghe. Độ tụ điện 10f, tần số cộng hưởng song song nằm trên 20MHz, hiệu quả của việc gỡ bỏ nhiễu tần số cao tốt hơn. Khi nào nguồn điện được cấp lên bảng và một tụ điện đa dạng hoặc 10f tần số cao thường có lợi ích, thậm chí hệ thống pin cũng yêu cầu điều đó. Mỗi chục bộ mạch tổng hợp phải chứa một tụ điện nạp và giải phóng, hay một tụ điện chứa và giải phóng, và kích thước tụ điện có thể là 10f. Không dùng tụ điện phân. Các tụ điện phân được cuộn với hai lớp phim Phổ. Cấu trúc cuộn này cư xử như sự tự nhiên với tần số cao. Dùng tụ điện hay tụ điện polycarbon. Chọn giá trị tụ điện tách ra không nghiêm ngặt, nó có thể được tính theo C=1/f; Đó là 10MHz lấy 0.1f, và đối với hệ thống có gắn liền với một con thu nhỏ, nó có thể nằm giữa.

5. Kinh nghiệm giảm nhiễu và nhiễu điện từ.

1) Nếu bạn có thể dùng loại chip với t ốc độ thấp, bạn không cần những con chip cao. Những con chip cao tốc được sử dụng ở các điểm chính.

2) Có thể kết nối liền với nhau một số cự li để giảm tốc độ chuyển tiếp của các cạnh trên và dưới của vòng điều khiển.

3) Hãy thử tạo một số dạng làm ẩm cho các rơ-le v.v.

4) Dùng đồng hồ tần số đáp ứng yêu cầu hệ thống.

5) Máy phát điện đồng hồ nên ở càng gần thiết bị sử dụng đồng hồ nhất có thể, và trường hợp của máy đo pha lê thạch anh thạch anh cần được chặn lại.

6) bao quanh khu vực đồng hồ với dây mặt đất, và giữ dây đồng hồ càng ngắn càng tốt.

7) Hệ thống lưu động I/O nên ở càng gần mép của tấm in càng tốt, và để nó rời khỏi bảng in càng sớm càng tốt. Tín hiệu nhập vào bảng in nên được lọc, và tín hiệu từ khu vực ồn ào cao cũng phải được lọc. Tuy nhiên, phương pháp kháng cự kiểu nối tiếp sẽ được dùng để giảm phản xạ tín hiệu.

8) Kết thúc vô dụng của MCD nên được kết nối với kết xuất cao, hạn chế, hoặc được xác định là kết thúc xuất. Kết thúc của hệ thống được kết nối với nguồn cung điện nên được kết nối và không nên để nó trôi nổi.

9) Không được nổi thiết bị nhập của mạch cổng không được sử dụng, nối kết nối thiết bị nhập tích cực của bộ khuếch đại hoạt động không được sử dụng xuống mặt đất, và kết nối thiết bị nhập âm với thiết bị kết nối với thiết bị kết xuất.

10) Các tấm ván in nên cố gắng sử dụng một đường gấp 45 thay vì hàng 90 lần để giảm nhiệt độ và kết nối của các tín hiệu tần số cao.

11) Tấm in được chia theo tần số và tính năng chuyển đổi hiện thời, và khoảng cách giữa các thành phần ồn ào và các thành phần không ồn ào phải phải xa hơn.

12) Việc kết nối một điểm với nguồn điện và điểm một cho một bảng và hai bảng, đường điện và đường bộ phải dày nhất có thể. Nếu nền kinh tế có khả năng sử dụng một tấm ván đa lớp để giảm tính tự nhiên của năng lượng điện và mặt đất.

Cho đồng hồ, xe buýt, và chip chọn tín hiệu tránh xa các đường dây I/O và đoạn nối.

14) Dòng điện nhập điện tử và điện đương điện tham chiếu nên tránh càng xa càng tốt khỏi đường dây tín hiệu điện tử, đặc biệt là đồng hồ.

15) Đối với thiết bị A/D, bộ phận kỹ thuật số và bộ phận tương tự nên được thống nhất hơn là gạch chéo.

16) Đường đồng hồ đứng ngay đường I/O bị nhiễu ít hơn đường I/O song song, và các chốt thành phần đồng hồ cách nhau rất xa khỏi đường dây I/O.

17) Các chốt thành phần nên ngắn nhất có thể, và các chốt tụ điện tách ra càng ngắn càng tốt.

18) Các đường chính phải dày nhất có thể, và mặt đất bảo vệ được thêm vào hai bên. Đường dây cao tốc phải ngắn và thẳng.

19) Không được chạy đường dây nhạy cảm với nhiễu song song với đường chuyển đổi tốc độ cao với dòng cao.

20) Không được để lại dấu vết dưới các tinh thể thạch anh thạch anh và dưới các thiết bị nhạy cảm.

21) Mạch tín hiệu yếu, không tạo nút điện quanh mạch tần số thấp.

22) Không được tạo một vòng thời gian cho bất cứ tín hiệu nào, nếu không thể tránh khỏi, hãy làm cho khu vực vòng nhỏ nhất có thể.

23) Một tụ điện tách ra theo mỗi bộ phận IC. Có một tụ điện vượt tần số nhỏ nên được thêm bên cạnh mỗi tụ điện điện phân.

24) Sử dụng tụ điện tantali công suất lớn hoặc tụ điện silicon đa tinh thể thay vì tụ điện điện phân làm tụ điện lưu trữ năng lượng sạc và xả mạch. Khi dùng tụ điện ống, Vụ án nên được bác bỏ Bảng PCB.