Tin tức về PCB - Điện dung ký sinh qua lỗ và cảm ứng

Bản thân lỗ thông qua có điện dung phân tán ký sinh. Nếu đường kính màng điện trở trên hình thành lỗ thông qua là D2, đường kính đĩa thông qua lỗ là D1, độ dày của bảng PCB là T và hằng số điện môi của chất nền là ¦ µ, thì điện dung ký sinh qua lỗ thông qua lỗ được biết là như sau:

C=1.41μTD1/（D2-D1）

Ảnh hưởng chính của điện dung ký sinh thông qua lỗ trên mạch là kéo dài thời gian tăng tín hiệu và giảm tốc độ của mạch. Ví dụ, đối với PCB có độ dày 50Mil, nếu đường kính của pad thông qua lỗ là 20Mil (đường kính của lỗ là 10Mil) và mặt nạ hàn là 40Mil, thì chúng ta có thể xấp xỉ điện dung ký sinh thông qua lỗ bằng công thức trên là xấp xỉ:

C=1.41x4.4x0.050x0.020/（0.040-0.020）=0.31pF

Số lượng thay đổi thời gian tăng do phần điện dung này gây ra là xấp xỉ:

T10-90=2.2C（Z0/2）=2.2x0.31x（50/2）=17.05ps

Từ những giá trị này có thể thấy rằng mặc dù tác động của sự chậm trễ tăng do điện dung ký sinh của một lỗ thông qua duy nhất không rõ ràng, nếu lỗ thông qua được sử dụng nhiều lần trong dấu vết để chuyển đổi giữa các lớp, nhiều lỗ thông qua sẽ được sử dụng. Thiết kế phải được xem xét cẩn thận. Trong thiết kế thực tế, điện dung ký sinh có thể được giảm bằng cách tăng khoảng cách giữa các lỗ thông qua và khu vực đồng (miếng đệm chống hàn) hoặc bằng cách giảm đường kính của miếng đệm.

Cả điện dung ký sinh và điện cảm ký sinh đều được tìm thấy trong các lỗ thông qua. Trong thiết kế của mạch kỹ thuật số tốc độ cao, điện cảm ký sinh qua lỗ thường gây hại nhiều hơn ảnh hưởng của điện dung ký sinh. Cảm ứng song song ký sinh của nó có thể làm suy yếu sự đóng góp của tụ điện bỏ qua và làm suy yếu hiệu ứng lọc của toàn bộ hệ thống điện. Chúng ta có thể sử dụng công thức thực nghiệm sau đây để tính toán đơn giản điện cảm ký sinh qua lỗ:

L=5.08h[ln（4h/d）+1]

Trong đó L đề cập đến điện cảm thông qua lỗ, h là chiều dài thông qua lỗ và d là đường kính của lỗ trung tâm. Như bạn có thể thấy từ công thức, đường kính của lỗ thông qua ảnh hưởng nhỏ đến cảm ứng, trong khi chiều dài của lỗ thông qua ảnh hưởng lớn nhất đến cảm ứng. Vẫn sử dụng ví dụ trên, điện cảm qua lỗ có thể được tính là:

L=5.08x0.050[ln（4x0.050/0.010）+1]=1.015nH

Nếu thời gian tăng của tín hiệu là 1ns, trở kháng tương đương của nó là: XL=π L/T10-90=3,19 μ. Khi dòng điện tần số cao đi qua, trở kháng này không còn có thể bị bỏ qua. Cần đặc biệt chú ý rằng khi kết nối mặt phẳng nguồn và mặt đất, tụ điện bỏ qua cần phải đi qua cả hai lỗ thông qua để điện cảm ký sinh qua lỗ tăng theo cấp số nhân.

Cách sử dụng Hole

Thông qua các phân tích trên về các đặc tính ký sinh quá lỗ, chúng ta có thể thấy rằng trong thiết kế PCB tốc độ cao, dường như quá lỗ đơn giản thường có tác động tiêu cực lớn đến thiết kế mạch PCB. Để giảm các tác động bất lợi gây ra bởi hiệu ứng ký sinh thông qua lỗ hổng, các công việc sau đây có thể được thực hiện trong thiết kế:

1. Xem xét toàn diện chi phí và chất lượng tín hiệu, chọn kích thước quá lỗ hợp lý. Nếu cần thiết, bạn có thể cân nhắc sử dụng các kích thước khác nhau của lỗ thông qua. Ví dụ, một kích thước lớn hơn có thể được xem xét để giảm trở kháng cho nguồn điện hoặc mặt đất, và một kích thước nhỏ hơn có thể được sử dụng cho dấu vết tín hiệu. Đương nhiên, khi kích thước lỗ thông qua giảm xuống, chi phí tương ứng cũng sẽ tăng lên.

2. Hai công thức trên có thể kết luận rằng việc sử dụng PCB mỏng hơn có lợi cho việc giảm hai thông số ký sinh thông qua lỗ.

3. Cố gắng không thay đổi số lớp tín hiệu đi bộ trên bảng PCB, tức là cố gắng không sử dụng quá mức không cần thiết.

4. Pin của dây nguồn và dây mặt đất nên được khoan gần đó, và dây dẫn giữa các lỗ và pin nên ngắn nhất có thể. Xem xét khoan nhiều lỗ thông qua song song để giảm điện cảm tương đương.

5. Đặt một số lỗ thông qua mặt đất gần lỗ thông qua lớp chuyển đổi tín hiệu để cung cấp đường dẫn trở lại gần nhất cho tín hiệu. Bạn thậm chí có thể đặt một số lỗ nối đất dự phòng trên PCB.

6. Đối với bảng mạch PCB tốc độ cao mật độ cao, có thể xem xét sử dụng micropass.