Tin tức về PCB - Bố trí bảng PCB cho độ phân giải cao ADC

ADC tốc độ cao (Analog/Digital Converter) là một thành phần xử lý tương tự quan trọng trong các lĩnh vực ứng dụng khác nhau như quang phổ khối, siêu âm, LiDAR/Radar, mô-đun thu phát viễn thông, v.v. Cho dù ứng dụng dựa trên miền thời gian hoặc miền tần số, nó đòi hỏi hiệu suất động cao nhất của ADC. ADC nhanh hơn, độ phân giải cao hơn cho phép hệ thống siêu âm có được hình ảnh chi tiết hơn và cho phép hệ thống truyền thông có khả năng xử lý dữ liệu cao hơn.

Khi tỷ lệ lấy mẫu của ADC độ phân giải 14 bit trở lên tiếp tục tăng lên phạm vi lấy mẫu 100M, nhà thiết kế hệ thống phải trở thành chuyên gia trong thiết kế đồng hồ, phân phối và bố trí bảng.

Bài viết này mô tả một số vấn đề chính trong thiết kế hệ thống, đặc biệt là công nghệ nối đất bảng mạch in và dây điện phẳng. Một ADC hiện đại đòi hỏi một thiết kế bảng hiện đại. Nếu không có nguồn đồng hồ chính xác hoặc bố trí bảng mạch được thiết kế tốt, bộ chuyển đổi hiệu suất cao sẽ không thể đạt được các chỉ số hiệu suất của nó.

Cấu trúc máy thu chênh lệch tần số trung bình đơn và thuật toán tuyến tính hóa bộ khuếch đại công suất tiên tiến đặt ra yêu cầu về hiệu suất ADC. Một hệ thống như vậy đẩy hiệu suất rung vốn có của bộ chuyển đổi xuống dưới 1/2 PS. Tương tự, các kỹ sư thiết bị kiểm tra cần có hiệu suất tiếng ồn rất thấp trong băng thông rộng để phát triển các máy phân tích phổ tiên tiến.

Do đó, trong các hệ thống chuyển đổi dữ liệu tốc độ cao, mạch con quan trọng nhất là nguồn đồng hồ. Điều này là do độ chính xác hẹn giờ của tín hiệu đồng hồ sẽ ảnh hưởng trực tiếp đến hiệu suất động của ADC.

Để giảm thiểu hiệu ứng này, nguồn đồng hồ ADC phải có độ rung thời gian rất thấp hoặc nhiễu pha. Nếu yếu tố này không được xem xét khi lựa chọn mạch đồng hồ, hiệu suất động của hệ thống sẽ không tốt. Điều này không liên quan đến chất lượng của mạch đầu vào analog phía trước hoặc hiệu suất lắc vốn có của bộ chuyển đổi. Đồng hồ chính xác luôn có khả năng cung cấp chuyển đổi cạnh trong khoảng thời gian chính xác.

Trên thực tế, các cạnh của đồng hồ đến với các khoảng thời gian thay đổi liên tục. Do đó, sự không chắc chắn của thời gian này có thể được đánh giá một cách tổng hợp thông qua quá trình chuyển đổi dữ liệu về tỷ lệ tín hiệu-nhiễu của dạng sóng lấy mẫu.

Rung đồng hồ tối đa được xác định bởi công thức sau: Tj(rms)=(VIN(p)/VINFSR)* (1/(2(N+1)*Ís*fin) Nếu điện áp đầu vào (VIN) bằng với phạm vi quy mô đầy đủ của ADC (VIFSR), yêu cầu rung trở thành yếu tố của độ phân giải ADC (N-bit) và tần số đầu vào lấy mẫu (fin). Đối với tần số đầu vào 70MHz, tổng yêu cầu rung là: Tj (rms)=1 * (1/215E * 70 * 106)) Tj (rms)=140fs

Bởi vì nhiều hệ thống phân phối đồng hồ tham chiếu thông qua tấm nền hoặc các kết nối khác, làm giảm chất lượng tín hiệu, bộ dao động cục bộ (VCXD với nhiễu pha thấp) thường được sử dụng làm nguồn thời gian cho ADC. Hình 1 cho thấy việc sử dụng tổng hợp đồng hồ LMX2531 của NS để tạo thời gian. LMX2531 được kết nối với máy phát thời gian được sản xuất bởi bộ tổng hợp bộ chia tần có thể lập trình với hiệu suất rung dưới 100 femto giây.

Trên đây là giới thiệu về bố trí bảng mạch PCB của ADC có độ phân giải cao. Ipcb cũng được cung cấp cho các nhà sản xuất PCB và công nghệ sản xuất PCB.