Tin tức về PCB - Hướng dẫn thiết kế tách nguồn PCB

Khi thiết kế hệ thống phân phối PCB, các kỹ sư bắt đầu bằng cách chia toàn bộ thiết kế thành bốn phần: nguồn điện (pin, bộ chuyển đổi hoặc bộ chỉnh lưu), PCB, tụ điện tách rời bảng và tụ điện tách rời chip. Bài viết này sẽ tập trung chủ yếu vào các tụ điện tách rời PCB và chip. Tụ tách rời bảng mạch thường rất lớn, khoảng 10mF hoặc lớn hơn, chủ yếu được sử dụng trong những dịp cụ thể.

Thiết kế của tụ điện tách rời bao gồm hai bước. Đầu tiên, giá trị tụ điện được tính toán dựa trên lượng điện, sau đó tụ điện được đặt trên PCB. Chính xác, khoảng cách giữa tụ điện và chip kỹ thuật số có phù hợp không? Nhưng mọi người thường bỏ qua rằng PCB chính nó là một phần của thiết kế tách rời. Bài viết này sẽ thảo luận về nơi bảng mạch phù hợp với thiết kế tách rời.

Yêu cầu tách rời

Về cơ bản, nguồn cung cấp năng lượng cho chip kỹ thuật số thông qua dây dẫn. Nguồn điện này có thể "rất xa" so với chip. Không có gì lạ khi dây nguồn là dây 16 AWG dài 5 inch và dấu vết 20 mils dài 4 inch. Những dây này có điện trở, điện dung và cảm ứng, tất cả đều ảnh hưởng đến việc truyền năng lượng. Cảm ứng tỷ lệ thuận với chiều dài của dây và là nguyên nhân của hầu hết các vấn đề về chất lượng.

Định tuyến cần được xem xét cẩn thận vì nó xác định vòng lặp mà tổng cảm ứng và dòng điện đi qua. Vòng lặp này có khả năng và có thể phát ra nhiễu điện từ (EMI).

Đặt một nguồn điện nhỏ bên cạnh chip, chẳng hạn như một tụ điện, có thể giảm thiểu chiều dài dấu vết của chân Vcc từ tụ điện đến chip, do đó làm giảm diện tích vòng lặp. Điều này có thể giảm thiểu sự sụt giảm điện áp gây ra bởi cảm ứng dây. Khi vòng lặp giảm, EMI cũng giảm.

Kết nối chip kỹ thuật số U1 trực tiếp với nguồn điện có nghĩa là có thể cần một vài inch cáp. Tụ C1 với cảm ứng ký sinh L2 và R2 có thể được cắm vào mạch gần chip hơn ở khoảng cách dưới 1 inch (Hình 1). L3 là dòng điện cảm giữa C1 và U1. L1 và R1 là các tham số ký sinh của dây dẫn từ nguồn điện đến tụ điện.

Bằng cách này, chiều dài dấu vết có thể được giảm xuống mức mils và trở kháng dây có thể được giảm đến mức có thể được áp dụng. C2 rất quan trọng ở đây, nó xác định bao nhiêu dòng điện phải được cung cấp bởi nguồn điện. C2 đại diện cho tải bên trong của U1 và tải bên ngoài mà U1 phải điều khiển. Khi S1 bị ngắt kết nối, các tải này được kết nối với nguồn điện và yêu cầu dòng điện ngay lập tức.

Tự cảm là nguồn trở kháng chính giữa nguồn điện và công tắc. Ví dụ, đối với dấu vết có chiều rộng 10 triệu, điện trở, điện dung và cảm ứng lần lượt là khoảng 0,02 đảo/inch, 2 pF/inch và 20 nH/inch. Đây là dữ liệu điển hình cho các dấu vết (microband và ribbon) và dây dẫn được sử dụng trên bảng mạch PCB. Khi tần số cao hơn khoảng 100 kHz, điện cảm j Island l là trở kháng chính.

Vì vậy, việc tăng C1 có hai tác dụng. Một là trong quá trình chuyển đổi, nó sẽ làm giảm cảm ứng khởi động giữa nguồn điện và chip. Điều này sẽ bảo vệ V1 (tức là Vcc đến U1) khỏi bị giảm xuống dưới điện áp cần thiết cho hoạt động mạch thích hợp. Ngoài ra, nó có thể làm giảm diện tích vòng lặp của dòng điện tần số cao và EMI tương ứng.

Vì vậy, tụ giữ V1, nhưng cần bao nhiêu cao để giữ V1? Vấn đề này chủ yếu tập trung vào biên độ tiếng ồn của thiết bị, chẳng hạn như biên độ tiếng ồn điện áp tối thiểu VNmmin, có thể tồn tại và vẫn cho phép hoạt động mạch chính xác. (Điều này hơi khó tính, vì giá trị thực tế phụ thuộc vào biên độ tiếng ồn của chất bán dẫn, tỷ lệ thuận với điện áp nguồn.)

VNmminâ¥VPS？ VZmax（1）

Trong biểu đồ này, VZmax rơi hoàn toàn trên L3.

Hiện tại e cũng cần xem xét. Nói một cách đơn giản, đây là dòng điện cần thiết cho đầu vào kỹ thuật số và kỹ sư thiết kế phải đảm bảo nguồn cung cấp của nó. Vì đây là Imax hiện tại tối đa cần thiết, Zmax trở kháng tối đa giữa nguồn và công tắc sẽ không lớn hơn:

|Zmax|â¥（VZmax/Imax）（2）

Hệ thống dây điện từ nguồn điện đến chip là dây dẫn 16-AWG dài 5 inch và dấu vết dài 4 inch, rộng 20 mils sẽ cung cấp cảm biến 100nH. Ở một số tần số f, điện cảm sẽ lớn hơn Zmax có thể chấp nhận được. Tần số này sẽ thu được bằng cách chuyển đổi phương trình trở kháng của cuộn cảm:

fmax=|Zmax|/2ÍL（3）

Trên tần số này, C1 không thể cung cấp đủ điện áp để đáp ứng dung lượng tiếng ồn cần thiết cho thiết bị và không thể truyền thông tin thành công.

Các tụ điện tách rời cung cấp dòng điện "tần số cao" cho chip trên bo mạch PCB, trong khi nguồn cung cấp dòng điện "tần số thấp". Để xác định kích thước của tụ điện, trước tiên thu thập thông tin cần thiết để tính toán fmax. Ở tần số fmax, dòng điện "tần số thấp" được cung cấp bởi nguồn điện bắt đầu giảm. Đồng thời, cần có dòng điện cần thiết cho tải U1, điện áp để vận hành thành công các thiết bị này và thời gian chuyển đổi.

Để có được những giá trị này, thành phần ký sinh của tụ điện cần được xem xét. Trong một thời gian ngắn sau khi quá trình chuyển đổi diễn ra, nguồn điện chính của U1 là tụ điện tách rời và điện trở nối tiếp tương đương (ESR) và điện cảm nối tiếp tương đương (ESL). ESL bao gồm hai phần: cảm ứng dây và cảm ứng điện dung. Cái trước là thứ mà các kỹ sư thiết kế cố gắng giảm thiểu, trong khi cái sau phải được dung thứ.

Để xác định kích thước của tụ điện tách rời, trước tiên hãy xác định tải điện dung mà các số N và U1 phải điều khiển. Con số này và đầu vào điện dung của chip tiếp theo và sự thay đổi điện áp theo thời gian xác định dòng điện tối đa cần thiết. Dòng điện có thể được xác định bằng công thức quen thuộc I=C * (dV/dt), ở đây:

Đây là sự thay đổi tồi tệ nhất về điện áp trong quá trình chuyển đổi 0V sang VPS. Lưu ý rằng khi thiết kế phần điện áp hỗn hợp, hãy sử dụng điện áp chính xác, chẳng hạn như 3.3V/5V.

Đó là thời gian tăng của sự chuyển đổi xung U1 của thiết bị logic. Có rất nhiều cách để tính toán thời gian tăng, vì vậy hãy sử dụng thời gian tăng trong trường hợp xấu nhất hoặc thời gian tăng nhanh nhất. Bây giờ dòng điện được kéo xuống tải phải đến từ tụ điện tách rời, vì vậy giá trị tụ điện được tính bằng công thức sau:

C=I/（dV/dt）（5）

Mặc dù bây giờ chúng ta đã xác định được giá trị của tụ điện tách rời, thiết kế vẫn chưa hoàn thành.

Bố trí tụ điện

Tiếp theo, kỹ sư thiết kế phải xác định vị trí đặt tụ điện trên PCB. Nó cần phải được đặt ở một vị trí mà điện dung và cảm ứng của dấu vết giữa các chip có thể được giảm thiểu. Độ tự cảm cũng cần được giảm thiểu mà không có chiều dài dấu vết. Giảm thiểu cảm ứng thay vì giảm thiểu chiều dài dấu vết khi đặt tụ điện trên PCB sẽ cho phép tự do thiết kế hơn. Đầu tiên, các kỹ sư thiết kế cần xác định chiều dài dấu vết tối đa có sẵn để duy trì sự tự do thiết kế tối đa.

Đây là quy trình: Kỹ sư thiết kế cần một tụ điện hoạt động từ fmax (phương trình 3) đến một tần số tối đa nhất định. Việc xác định tần số trần này đòi hỏi sự hiểu biết về đầu ra dạng sóng kỹ thuật số lý tưởng và sự cần thiết phải duy trì hình dạng đó ở một mức độ nào đó. Đây chỉ là một phần nhỏ của thiết kế toàn vẹn tín hiệu.

Một mạch kỹ thuật số lý tưởng sẽ truyền xung hình chữ nhật đến mạch tiếp theo. Trong thực tế, xung hình chữ nhật không thể đạt được, nhưng xung hình thang có thể. Kiểm tra chuỗi Fourier của xung hình thang và thấy rằng xung hình thang bao gồm tần số cơ bản và tất cả các sóng hài. Tất nhiên, cộng mọi thứ lại với nhau, sẽ đạt được xung hình thang ban đầu.

Nhưng điều gì sẽ xảy ra nếu tất cả các sóng hài không kết hợp với nhau? Điều gì sẽ xảy ra nếu chỉ có 5 hoặc 10 hài hòa đầu tiên được thêm vào? Liệu có đủ sóng hài để tạo ra các xung hình thang khiến mạch đầu vào không thể dễ dàng phát hiện ra sự thay đổi? Nó chỉ ra rằng trong hầu hết các trường hợp, chỉ cần thêm 10 sóng hài đầu tiên có thể đánh lừa hầu hết các mạch với dạng sóng phục hồi, có nghĩa là hầu hết các mạch sẽ không nhận thấy sự thay đổi. Điều này xác định tần số cao nhất cần xử lý khi thiết kế tụ điện tách rời. Một phương pháp khác được đề xuất là sử dụng f=1/tr để xác định tần số cao nhất, trong đó tr là thời gian tăng xung. Ở tần số này, năng lượng hài hòa rất nhỏ và phân rã với tốc độ 40dB/10decade.

Bây giờ có thể xác định những thay đổi có thể chịu đựng được đối với điện áp cung cấp trong trường hợp xấu nhất và bắt đầu thiết kế. Đối với CMOS, con số này là VOH-VIH được tải trước nhiễu (vui lòng kiểm tra các giá trị này từ bảng dữ liệu). Thay đổi tồi tệ nhất là:

V=VCC (danh nghĩa) - (VOH+10% * VCC) (6)

10% là hệ số giảm nguồn điện.

Sử dụng phương trình 6 và cuộn cảm hiện tại và điện áp để xác định độ tự cảm tối đa cho phép L:

L=V/（dI/dt）（7）

Trong đó, L là tổng cảm biến chuỗi được giới thiệu bởi tụ điện, dấu vết, dây kết nối chip và dây dẫn, v.v., dI là thay đổi dòng điện tối đa và dt là thời gian tăng dòng điện.

Chiều dài theo dõi

Đối với hai hoặc nhiều tụ điện, chúng có độ dài dấu vết khác nhau cho kết nối song song với chân đầu vào nguồn của chip. Chiều dài dấu vết hiệu quả xác định bao xa tụ điện có thể được đặt. Độ dài của dấu vết có liên quan trực tiếp đến độ tự cảm của dấu vết. Do đó, chiều dài dấu vết hiệu quả có thể thu được thông qua công thức của cảm ứng song song, độ dài dấu vết hiệu dụng IE là:

IE=（I1*I2）/（I1+I2）（8）

Trong đó, I1 và I2 là chiều dài dấu vết của tụ điện song song. Khoảng cách tối đa từ mỗi tụ điện song song đến chân VCC là IE.

Một khi tụ điện đã được chọn và đặt trên PCB, nó là cần thiết để kiểm tra nơi tụ điện và cảm ứng ký sinh sẽ xuất hiện. Tần số cộng hưởng có thể thu được bằng công thức sau:

f=1/2Í=Í;â-LC（9）

Trong đó L=IE SL+LTRACE.

Trên tần số này, tụ điện nhanh chóng trở thành cảm ứng. Nếu tần số cộng hưởng xảy ra ở tần số thấp hơn nhiều so với 10 * fpulse, thiết kế được kiểm tra để thực hiện các biện pháp thỏa hiệp.

Sử dụng nhiều tụ điện tách rời

Nếu bạn sử dụng N tụ điện có cùng giá trị tụ điện, tổng ESL và ESR sẽ giảm xuống còn 1/N (Hình 2). Đây là một trường hợp đặc biệt khi các dấu vết của tụ điện giữa nguồn điện được kết nối và mặt đất là bằng nhau. Cũng giả định rằng sự kết hợp lẫn nhau giữa các cuộn cảm là nhỏ. Đường cong trở kháng của N tụ điện có cùng giá trị điện dung gần với đường cong của một tụ điện duy nhất.

Nếu N tụ điện với các giá trị tụ điện khác nhau được sử dụng, ESR và ESL sẽ giảm, nhưng một đỉnh cộng hưởng sẽ được giới thiệu trong đường cong trở kháng và sẽ có hậu quả thiết kế nghiêm trọng (Hình 3). Ở đây một lần nữa giả định rằng chiều dài dấu vết là như nhau.

Sử dụng PCB

Đừng quên PCB. Bỏ qua nhiều lợi ích mà nó cung cấp gần như miễn phí sẽ làm tăng chi phí thiết kế và thêm các thành phần bổ sung. Những thành phần bổ sung này sẽ chiếm thêm không gian, giảm độ tin cậy tổng thể và có thể tăng EMI.

Phương trình 10 đưa ra một công thức trở kháng cho một tập hợp các mặt phẳng công suất song song. Đây chỉ là công thức trở kháng cho mạch LRC nối tiếp. Công thức này hữu ích miễn là PCB không bắt đầu hoạt động như đường truyền. Nói cách khác, nó hữu ích nếu l/20. Trong đó l là kích thước lớn nhất của PCB (đường chéo), trong khi đảo là bước sóng liên quan đến tần số cao nhất.

Cho đến nay, trở kháng PCB gần như là điện dung và có thể cung cấp tất cả các dòng điện cần thiết trên tần số cắt của tụ điện ghép nối. Bởi vì ESR rất nhỏ và cảm ứng ký sinh rất nhỏ, PCB sẽ thể hiện trở kháng rất thấp trên một dải tần số tương đối rộng.

Nếu PCB có hai nguồn điện liền kề và mặt phẳng nối đất, thì nó có điện dung bên trong tốt trong thiết kế. Công thức tính toán điện dung mặt phẳng song song có thể được sử dụng để xác định điện dung của PCB:

C (pF)=Đảo (A/d)=0,225 (Đảo r/d) A (11)

Phần cuối cùng của công thức trên có giá trị khi được đo bằng inch. Trong đó, Islandu=Islandu0 * Islandur, là hằng số điện môi của không khí là 8,85pF/m và er là hằng số điện môi tương đối của môi trường giữa các tấm tụ điện. Đối với vật liệu FR4, er bằng 4,5. A là diện tích giữa các tấm tụ điện và d là khoảng cách giữa các tấm.

Trên thực tế, không có giới hạn tần số nào cho khả năng PCB nhập dòng điện vào chân VCC. Thiết kế PCB là một chủ đề phức tạp với nhiều phương tiện có sẵn để tăng tần số trần. Đối với vật liệu FR4, dải tần số trên rất cao, vượt quá 2 GHz, khiến hầu hết các mạch PCB ô tô dường như tần số trên là vô hạn. Trên thực tế, tần số trên được xác định bởi kích thước tối đa l của PCB và bước sóng tối thiểu Isla.

Thật không may, trong thiết kế tự động, tổng dung lượng của PCB là rất nhỏ. Khi FR4 được sử dụng làm điện môi, khoảng cách giữa các tấm là 20 mils và có nguồn điện cố định và điện dung mặt phẳng nối đất, điện dung PCB thường là khoảng 53pF/inch vuông. 4 lớp FR4 PCB sẽ có một phạm vi độ dày điện môi. Sự thay đổi này có thể đến từ sự thay đổi quy trình, độ dày cần thiết cho toàn bộ tấm, độ đàn hồi hoặc độ cứng cần thiết, độ dày đồng (ảnh hưởng đến độ dày của điện môi) và các yêu cầu về điện áp bị hỏng. Trong trường hợp không có yêu cầu đặc biệt, độ dày điện môi PCB dao động từ 0,5 đến 0,8 mm.

Chất lượng của tụ điện PCB thường rất tốt vì độ tự cảm rất nhỏ. Như đã đề cập trước đó, độ tự cảm là nguyên nhân chính khiến tụ điện xuống cấp theo tần số.

Kích thước nhỏ của tụ điện là một yếu tố đáng chú ý. Giá trị điện dung có thể cung cấp hiệu quả dòng điện trên PCB thường vượt quá 500pF/inch vuông. Không thể có được giá trị này trên bảng FR4, vì vậy cần có thiết kế và vật liệu PCB đặc biệt.

Lợi thế của EMC

Ngoài việc đạt được tính toàn vẹn tín hiệu từ một hệ thống phân phối được thiết kế tốt, PCB sẽ mang lại EMI thấp hơn. Như đã đề cập trước đó, điều này chủ yếu là do giảm diện tích vòng lặp. Điều này thể hiện ở hai phương diện. Đầu tiên, định luật Faraday nói rằng diện tích vòng A sẽ mang điện áp vào mạch thông qua dòng điện chạy qua các mạch khác.

VINDUCED（V）=[（？AN/2Íd）*（dI/dt）*cos（°）（12）

Tương tự như vậy, trong các mạch kỹ thuật số, một biểu thức đơn giản của trường điện từ gây ra bởi các vòng hiện tại cho thấy các vòng nhỏ hơn có bức xạ thấp hơn:

E（V/m）=263*10-16*[f2A（I/r）]（13）

Chi phí hiệu quả

Một hệ thống phân phối điện được thiết kế tốt có thể tiết kiệm chi phí. Phương trình 14 đưa ra mối quan hệ đơn giản giữa giảm thiết bị và giảm chi phí.

Cho đến nay, các cuộc thảo luận xoay quanh việc cung cấp dòng điện cho chip. Nhưng các nhà thiết kế có thể muốn hạn chế dòng chảy đến chip. Hãy nhớ rằng, miễn là dòng điện của chip thấp hơn tần số trên (10 * fmax) hoặc 1/tr. Các nhà thiết kế không thể tiếp xúc với bất kỳ dòng điện nào ở các tần số này. Nhưng trên một tần số cao nhất định, chip cũng hoạt động tốt mà không cần dòng điện. Ngoài ra, vì các dòng điện này có thể tạo ra EMI, chúng có thể bị ức chế và do đó làm giảm EMI.

Trên đây là giới thiệu về hướng dẫn thiết kế tách nguồn PCB. Ipcb cũng được cung cấp cho các nhà sản xuất PCB và công nghệ sản xuất PCB.