Chính xác sản xuất PCB, PCB tần số cao, PCB cao tốc, PCB chuẩn, PCB đa lớp và PCB.
Nhà máy dịch vụ tùy chỉnh PCB & PCBA đáng tin cậy nhất.
Trong ngành công nghiệp bảng sao chép PCB, chi phí khoan lỗ trên bảng PCB thường là 30% đến 40% chi phí của bảng PCB, trong khi quá lỗ là một trong những thành phần quan trọng của PCB nhiều lớp. Nói tóm lại, mỗi lỗ trên PCB có thể được gọi là overhole.
Quá mức hoạt động như một điểm ngắt trở kháng không liên tục trên đường truyền, điều này sẽ dẫn đến phản xạ tín hiệu. Thông thường, trở kháng tương đương của quá lỗ thấp hơn khoảng 12% so với trở kháng tương đương của đường truyền. Ví dụ, trở kháng của đường truyền 50 ohm sẽ giảm 6 ohm khi đi qua lỗ (cụ thể là liên quan đến kích thước và độ dày của lỗ chứ không phải giảm tuyệt đối). Tuy nhiên, phản xạ gây ra bởi trở kháng không liên tục qua lỗ thực sự rất nhỏ. Hệ số phản xạ chỉ là: (44-50)/(44+50)=0,06. Các vấn đề gây ra bởi quá lỗ tập trung nhiều hơn vào điện dung ký sinh và điện cảm. Ảnh hưởng Bản thân các lỗ thủng có điện dung hỗn hợp ký sinh. Nếu mặt nạ hàn trên lớp quá lỗ được biết là có đường kính D2, đường kính của mặt nạ quá lỗ là D1, độ dày của bảng PCB là T và hằng số điện môi của chất nền là Island, thì kích thước điện dung ký sinh của mặt nạ quá lỗ tương tự như: C=1,41 Điện dung đi lạc trên đảo ảnh hưởng chính đến mạch là thời gian tăng tín hiệu kéo dài, làm giảm tốc độ của mạch. Ví dụ, đối với PCB có độ dày 50Mil, nếu đường kính của miếng đệm quá lỗ là 20mil (đường kính của lỗ là 10mil) và đường kính của lớp hàn kháng là 40mil, thì chúng ta có thể ước tính lỗ thông qua công thức trên. Điện dung ký sinh là xấp xỉ: Số lượng thay đổi trong thời gian tăng do phần điện dung này gây ra là xấp xỉ: từ những giá trị này, có thể thấy rằng mặc dù tác động của sự chậm trễ giảm do điện dung ký sinh của một lỗ đơn lẻ không rõ ràng, nhiều lỗ sẽ được sử dụng nếu sử dụng quá nhiều lỗ để chuyển đổi giữa các lớp trong dấu vết, Thiết kế phải được xem xét cẩn thận. Trong thiết kế thực tế, điện dung ký sinh có thể được giảm bằng cách tăng khoảng cách giữa vùng quá lỗ và đồng (miếng đệm phản quang) hoặc bằng cách giảm đường kính của miếng đệm. Trong lỗ thủng có điện dung ký sinh và điện cảm ký sinh. Trong thiết kế của mạch kỹ thuật số tốc độ cao, điện cảm ký sinh qua lỗ thường gây hại nhiều hơn ảnh hưởng của điện dung ký sinh. Cảm ứng song song ký sinh của nó có thể làm suy yếu sự đóng góp của tụ điện bỏ qua và làm suy yếu hiệu ứng lọc của toàn bộ hệ thống điện. Chúng ta có thể sử dụng công thức thực nghiệm sau đây để tính toán đơn giản điện cảm ký sinh của lỗ quá mức: trong đó L là điện cảm của lỗ quá mức, h là chiều dài của lỗ quá mức và d là đường kính của lỗ trung tâm. Như bạn có thể thấy từ công thức, đường kính của lỗ quá mức ảnh hưởng ít hơn đến cảm ứng, trong khi chiều dài của lỗ quá mức ảnh hưởng nhiều nhất đến cảm ứng. Vẫn sử dụng ví dụ trên, điện cảm của quá lỗ có thể được tính như sau: Nếu tín hiệu có thời gian tăng 1ns, trở kháng tương đương của nó là: XL=ÍL/T10-90=3,19. Khi dòng điện tần số cao đi qua, trở kháng này không còn có thể bỏ qua. Cần đặc biệt chú ý rằng khi kết nối mặt phẳng nguồn và mặt đất, tụ điện bỏ qua cần phải đi qua hai lỗ, do đó, điện cảm ký sinh của lỗ sẽ tăng theo cấp số nhân. Thông qua phân tích trên về các đặc tính ký sinh quá lỗ, chúng ta có thể thấy rằng trong thiết kế PCB tốc độ cao, dường như quá lỗ đơn giản thường có tác động tiêu cực lớn đến thiết kế mạch. Để giảm các tác động bất lợi gây ra bởi hiệu ứng ký sinh thông qua lỗ, các thao tác sau đây có thể được thực hiện trong thiết kế: Chọn kích thước hợp lý thông qua kích thước có tính đến chi phí và chất lượng tín hiệu. Nếu cần thiết, có thể xem xét sử dụng các kích thước khác nhau của quá mức. Ví dụ, một kích thước lớn hơn có thể được xem xét để giảm trở kháng cho nguồn điện hoặc mặt đất, và một kích thước nhỏ hơn có thể được sử dụng cho dấu vết tín hiệu. Tất nhiên, khi kích thước quá lỗ giảm, chi phí tương ứng sẽ tăng lên.. Hai công thức thảo luận ở trên có thể kết luận rằng việc sử dụng PCB mỏng hơn có lợi cho việc giảm hai thông số ký sinh của quá lỗ. Cố gắng không thay đổi số lượng các lớp của dấu vết tín hiệu trên bảng mạch PCB, đó là, cố gắng không sử dụng quá mức không cần thiết.. Các chân cho nguồn điện và mặt đất nên được khoan gần đó và dây giữa các chân phải càng ngắn càng tốt. Xem xét khoan nhiều lỗ song song để giảm điện cảm tương đương.. Đặt một số lỗ thông qua mặt đất gần lỗ thông qua của lớp thay đổi tín hiệu để cung cấp đường dẫn trở lại gần nhất cho tín hiệu. Bạn thậm chí có thể đặt một số lỗ nối đất dự phòng trên PCB.. Đối với bảng mạch PCB tốc độ cao với mật độ cao hơn, micropore có thể được xem xét.
