PCB Teknik - PCB devre masası tasarımıyla SSO'yu azaltın

Aşağıdaki iki temel tasarım metodlarını, SSO üretim mekanizmasına dayalı, FPGAs ile hazırlanmış devre tahtaları için basılmış devre tahtalarına dayanarak belirliyor.

1. Etkileyici bağlantıları azaltmak için tasarlama metodu

Simülasyon sonuçları, çip paketi/PCB arayüzündeki etkileyici bağlantı, SSO dalga formunun yüksek frekans örgütlerine yol açan suçlu olduğunu gösteriyor. T*d boyutlu bir sinyal d önüşü, en yakın toprak aracılığıyla sinyal ile oluşur. Bu dönüşün büyüklüğü induktif bağlantının gücünü gösteriyor. I/O araştırma döngüsünün alanı daha büyük, yakın araştırma döngüsüne saldırmak için oluşturulmuş manyetik alanı daha kolay. İçindeki I/O sinyal dönüşünün bölgesi daha büyük, diğer I/O dönüşünün araştırmasına daha mantıklı. Bu yüzden, karışık konuşmayı ve parameter t'i azaltmak için tasarımda daha ince bir PCB kullanılmalı ve PCB'deki I/O anahtarı daha a ğır bir sinyal katından çıkarmalı. Aynı zamanda tasarımcılar, I/O vias ve toprak vias arasındaki mesafeyi kısayarak karışık konuşmayı azaltır. Tasarımcı özellikle yeryüzü uça ğı ve VCCIO uçağını araştırma pinlerin sinyal dönüş alanını azaltmak için I/O parçalarını yeryüzüne bağlıyor.

Bu metodun etkinliğini değerlendirmek için FPGA I/O Bank1 ve Bank2 üzerinde iki ölçü yapıldı. Bu iki bankadaki bütün I/O portları 12 mA'nin a ğırlığı ile LVTTL 2.5-V arayüzleri olarak ayarlandı ve 50Ω striptiz çizgisinden 10pF kapasitörü ile bitirildi.

Bank1'de, Pin AF30'da rahatsız edilmiş pine. FPGA tasarımında, W24, W29, AC25, AC32, AE31 ve AH31'nin 6 pinleri logik "0" için programlanır ve PCB toprak uçağıyla vialar ile bağlanılır. Beş pins U28, AA24, AA26, AE28 ve AE30 logik "1" ve PCB'nin VCCIO uçağıyla bağlanılması için programlandı. Diğer 68 I/O portları, aynı zamanda durum değişikliklerinde 10MHz frekansında değişiklikler yapıyor, bu yüzden bunlar araştırmaları sebep eden pins. Karşılaştırmak için I/Os W24, W29, AC25, AC32, AE31, AH31, U28, AA24, AA26, AE28 ve AE30 Bank2'deki VCCIO pinleri olmak için programlandırılmıyor ama kullanılmadılar. Diğer 68 I/O hâlâ aynı anda kapatılıyor.

Deneysel testiler, AF30'ın 1. Banka'daki toprak kaynağı 2. Banka'daki G30'a karşılaştığı yüzde 17'e düşürüldüğünü gösteriyor ve güç kaynağı da %13'e düşürüldü. Simülasyon sonuçları da bu gelişmeyi doğruladı. Programlanabilen topun görünüşünden beri, araştırma d öngüsü ve araştırma döngüsü arasındaki d uzağını kısaltır, SSO'nun azaltması bekleniyor. Yine de, çip paketindeki sinyal döngü alanının azaltılamadığı için geliştirme derecesi de sınırlı.

2. Düzgün tasarımla PDN impedansını azaltın

PCB arayüzündeki VCCIO ve toprak pins arasındaki impedans, PDN performans değerlendirmesi için en önemli kriteridir. Bu girdi impedansı etkili bir çözümleme stratejisini kullanarak ve daha ince güç/toprak uçak çiftini kullanarak azaltılabilir. Fakat en etkili yöntem, VCCIO sol toplarını VCCIO uçağı ile bağlayan güç vialarının uzunluğunu kısaltmak. Ayrıca, gücünü kısayacak, bunun tarafından oluşturduğu dönüşü ve yakın toprak aracılığıyla kısayacak, bu dönüşü I/O dönüşünün durumundaki değişikliklere daha az mantıksız hale getirecek. Bu yüzden VCCIO uçağı tasarım sırasında PCB'nin en üst katına yakın düzenlenmeli.

Bu makalenin toplantısı

Bu kağıt içinde, FPGA ile PCB üzerinde sinkron gürültüsü değiştirme simülasyonunun büyük bir analizi gerçekleştirilir. Analiz sonuçları paket ve PCB arayüzündeki kısıtlık konuşması ve paket ve PCB üzerindeki PDN impedance dağıtımın iki önemli SSO sebebi olduğunu gösteriyor.

İlişkili modeller PCB tasarımcılarına SSO'yu azaltmak ve daha iyi PCB tasarımlarına ulaşmak için kullanılabilir. Makel aynı zamanda SSO'yu azaltmak için birkaç yöntem tanıtıyor. Aralarında, sinyal katlarının mantıklı ayrılması ve programlayabilen yeryüzü/güç pinlerin tüm kullanımı PCB seviyesinde etkileyici kısımları azaltmaya yardım edebilir ve PCB stacağında VCCIO'yu daha a ğır bir konumda düzenleyebilir.