PCB Teknik - PCB sinyal integritet çözümlerini anlayın

Sinyal bütünlük sorunları tek bir faktör tarafından sebep değil, fakat PCB tasarımında çoklu faktörler tarafından sebep oluyor. Ana sinyal bütünlük sorunları yansıtma, yüzükleme, yeryüzü sıçrama, karışık konuşma, etc.

3.1 Karşılaştırma noktası

Crosstalk, elektromagnyetik bağlantı tarafından yakın iletişim hatlarına sebep olan istenmeyen voltaj gürültüsünü anlatır. Çok fazla karışık konuşma devreyi yanlış tetikleyebilir ve sistemin normalde çalışmasını sağlayabilir.

Çapraz konuşması çizgi boşluğuna tersi proporsyonal olduğundan dolayı, doğrudan çizginin paralel uzunluğuna eşittir. Çapraz konuşması devre yükü ile değişiyor. Aynı topoloji ve düzenleme için, yük daha büyük, karşılaşma daha büyük. Çapraz konuşması sinyal frekanslarına uygun. Dijital devrelerde sinyalin sınır değişiklikleri karışık konuşmaya en büyük etkisi var. Sıradan daha hızlı değişir, karışık konuşması daha büyük.

Kısaca konuşmanın üstündeki özelliklerine göre, kısaca konuşmayı azaltmak için aşağıdaki metodlara toplanabilir:

(1) Mümkün olduğunda sinyal kenarının geçiş hızını azaltın. Aygıtları seçtiğinde tasarım belirtileriyle karşılaşırken, yavaş aygıtlar mümkün olduğunca seçilmeli ve farklı tür sinyallerin karışık kullanımından kaçınmalıdır, çünkü hızlı değiştirme sinyalleri yavaş değiştirme sinyalleri için potansiyel karıştırma tehlikeyi var.

(2) Kapacitiv birleşme ve etkileşimli birleşme nedeniyle karıştırıcı konuşma, karıştırılmış çizginin yüklüğü arttırılmasıyla, bu yüzden yükü azaltmak bağlantı etkisini azaltır.

(3) Dönüş koşulları izin verirse, yakın iletişim hatları arasındaki paralel uzunluğu azaltmayı deneyin veya kapasitel bağlama kablosu arasındaki uzağını arttırmayı deneyin (teller arasındaki uzağın 3 kat genişliğinde ya da iki izler arasındaki uzağın 2 kat genişliğinden fazlası olmalı). Daha etkili bir yöntem, kabloları yerel kabloları ile ayırmak.

(4) Yaklaşık PCB sinyal çizgileri arasında yer kablosu eklemek de kapasitetli karşılaşmayı etkili olarak azaltır. Bu yer kablosu her 1/4 dalga uzunluğunda yere bağlanmalı.

(5) Yetişkin bir bağlantı bastırmak zordur, bu yüzden dönüş sayısını azaltmayı deneyin, dönüş alanını azaltmayı ve sinyal dönüşünün aynı kabını paylaşmasından kaçın.

(6) İki yakın katların sinyal katı izleri dikey olmalı, katlar arasındaki karışık konuşmayı azaltmak için paralel izlerinden kaçırmalıdır.

(7) Yüzey katının sadece bir referans katı vardır ve yüzey katının bağlantısı orta katından daha güçlü. Bu yüzden, karışık konuşmaya daha hassas olan sinyaller mümkün olduğunca iç katta yerleştirilmeli.

(8) Bitirmek üzere, transmis hatının uzak sonu ve yakın sonu ve terminal impedansı transmis hatıyla eşleştiriler. Bu, kesiksiz konuşma ve refleks etkilemesini çok azaltır.

3.2 Refleksyon analizi

Bir sinyal transmis çizgisinde yayıldığında, impedans değişiklikleriyle karşılaştığı sürece, yansıma oluşacak. Refleksyon sorunu çözmek için en önemli yöntem terminal impedance eşleşmesi.

3.2.1 Tipik transmis hattı sonlandırma stratejisi

Yüksek hızlı dijital sistemde, iletişim çizgisindeki impedans eşleşmesi sinyal etkilenmesine neden olur. Refleksiyonu azaltma ve yok etme yöntemi, yayınlama sonunda ya da alıcı sonuna göre, yayınlama çizgisinin özellik impedansına göre terminal impedansı uygulaması, böylece kaynak refleksiyonun koefitörlüğü ya da yük refleksiyonun koefitörlüğü O. Eğer yayınlama çizgisinin uzunluğu aşağıdaki şartlara uyuyorsa, son teknolojisi kullanılmalı:

L>tr/2tpd. Formülde, L iletişim hatının uzunluğudur; tr kaynak sinyalinin yükselmesi zamanıdır; tpd, birim uzunluğunda bir yük gönderme gecikmesidir.

PCB yayınlama hatlarının sonlandırması genelde iki strateji kabul eder: yayınlama hatının impedansıyla yük impedansıyla eşleşir, yani paralel sonlandırması; İletişim çizgisinin impedansı ile kaynaklı impedans ile uyuşuyor, yani seri sona ermek.

(1) Parallel sonlandırma

Parallel sonlandırma, en önemli olarak terminal'ın impedans eşleşmesini sağlamak için yük sonuna kadar yaklaştığı veya indirme impedansını bağlamak. Farklı uygulama ortamlarına göre, paralel sonlandırma, 2. Şekil'de gösterilen birkaç tipe bölünebilir.

(2) Seri sonlandırma

Seri sonlandırma mümkün olduğunca kaynağa yakın olduğu kadar dirençli bir yayım hattına girerek anlaşılır. Seri sonlandırma sinyal kaynağının imkansızlığına uyuyor. İçeri girmiş seri dirençlerin artı sürücü kaynağın çıkış engellemesi transmisyon hattı impedansı ile daha büyük veya eşit olmalı.

Bu strateji, yük sonunda yük impedans (yük sonunda yük impedans girdi, enerji absorb etmedi) kaynak sonu refleksiyonu sıfır olarak gösterir, sonra kaynak sonundan yük sonuna kadar geri refleksiyonu gösterir.

3.2.2 Farklı süreç aygıtlarının sonlandırma teknolojisi

Etkileyici eşleştirme ve sonlandırma teknik çözümler devredeki bir bağlantı uzunluğuyla ve mantıklı aygıtlar seriyle değişir. Sadece özel durum için doğru ve uygun sonlandırma yöntemi sinyal refleksiyonu etkili olarak azaltmak için kullanılabilir.

Genellikle konuşurken, CMOS süreci kaynağı için, çıkış impedansı değeri gönderme hatının impedans değerine yaklaşır. Bu yüzden CMOS aygıtları için seri sonlandırma teknolojisi kullanarak daha iyi sonuçlar ulaşır. TTL süreci kaynağı çıkış imfazı, çıkış mantıkları yüksek ve düşük olduğunda farklıdır.

Şu anda paralel Thevenin sonlandırma tasarını kullanmak daha iyi bir stratejidir. ECL aygıtları genellikle çok düşük çıkış impedansı vardır. Bu yüzden ECL devresi enerji absorb etmek için ECL devresinin sonunda çekilmesi engellerini kullanmak için ECL devresidir. Üniversitel sonlandırma teknolojisi.

Elbette, yukarıdaki yöntem kesinlikle değil. Özellikle devre, ağ topolojisinin seçimini ve alıcı sonunda yüklerin sayısı sonlandırma stratejisine etkileyebilecek tüm faktörler. Bu yüzden, yüksek hızlı devre içinde devre sonlandırma plan ını uyguladığında en iyi sonlandırma etkisini elde etmek için uygun sonlandırma tasarını seçmelisiniz.

4. Sinyal integritet analizi ve modelleme

Düzenli devre modelleme ve simülasyonu en yaygın sinyal integritet çözümüdür. Yüksek hızlı devre tasarımında simülasyon analizi daha fazla avantajları gösteriyor. Tasarımcılara doğru ve intuitive tasarım sonuçlarını verir, sorunları erken keşfetmek ve zamanlı değişiklikler için uygun, bu yüzden tasarım zamanını kısaltmak ve tasarım maliyetlerini azaltmak için uygun. Genelde kullanılan üç model var: SPICE modeli, IBIS modeli ve Verilog-A modeli.

SPICE güçlü bir genel amaçlı analog devre simülatörüdür. İki parçadan oluşur: Model Equation and Model Parameters.

Model denklemi temin edildiğinden dolayı, SPICE modeli simülatörün algoritmi ile çok yakın bağlantılı olabilir ve daha iyi analiz etkileşimliliği ve analiz sonuçları elde edilebilir. IBIS modeli PCB tahta seviyesi ve sistem seviyesi dijital sinyal integriteti Analiz modeli için özellikle kullanılır.

I/V ve V/T masaların formunu, dijital integral devre I/O birimlerinin ve pinlerin özelliklerini tanımlamak için kullanır. IBIS model in in analizi doğruluğu genellikle 1/V ve V/T masalarındaki veri noktaların sayısına ve verilerin doğruluğuna bağlı. SPICE modeli ile karşılaştırıldığında IBIS modeli küçük bir hesaplama vardır.

5. Simülasyon doğrulaması

Asynkron aktarıcının örnek devresi sonuçları göstermek için kullanılır. Simülasyon çevresinde, heyecanlandırma sinyali 50 ns'e ayarlandı, elektrik temsili 5V'e ayarlandı ve diğer ayarlar öntanımlı. RTSB ağının U3-5 pinsinin simülasyonu gerçekleştirildi. Simülasyon durumu 3. Şekil olarak gösterilir:

Bir sinyal dalga formu sona ermeden önce, ve ciddi sinyal yansıması olduğunu görülebilir. Yer sonlandırma direniyetinden sonra sinyal dalga formlarıdır, ve sonlandırma direniyet değerleri farklıdır; Tevenin sonunu bitirdikten sonra sinyal dalga formudur. Uçuşma dirençlerinin yansımasını temel olarak silebileceği şekilde görülebilir. Yere dayanılma dirençliği yeryüzünde yüksek seviye voltajı düşürmeye neden oluyor ve elektrik teslimatına dayanılma dirençliği güç düşük seviyesi yükseltmeye neden oluyor.

Mikro elektronik teknolojinin sürekli gelişmesine dayanarak, yüksek hızlı aygıtların kullanımı ve yüksek hızlı dijital sistemlerin tasarımı artıyor. Sistem veri hızı, saat hızı ve PCB yoğunluğu sürekli artıyor ve PCB tahtaları için dizayn talepleri de yükseliyor. Bu sinyal bütünlük sorunu.

PCB'nin iyi sinyal integritesi olmasını sağlamak için, ürün performansını geliştirmek için çeşitli etkileyici faktörler, mantıklı düzenleme ve yolu sintezleştirmek gerekir.