PCB Teknik - Yüksek hızlı devre Kunshan PCB tasarım yetenekleri

Tasarım devresinin frekansı yüksektir. Genelde, dijital mantıklı devreğin frekansiyeti 50 MHz'e ulaştığında ve bu frekans üzerinde çalışan devre tüm sistemin 1/3'den fazlasını alırsa, bu devre yüksek hızlı devre denir. Bu kadar yüksek frekanslarda çalışan sistem saati gibi birkaç sinyal varsa hâlâ yüksek hızlı devrelerin alanına a it değildir.

Dijital sinyal dizayn devrelerinde çabuk atlar. Genelde dijital sinyal yükselmesi ya da düşüşüm zamanının %5'inden az olduğunda, yüksek hızlı devre denilir. Şekil 1, yüksek hızlı devre içindeki bir sinyal çizginin dalga formu diagram ıdır. Bu devre içindeki sinyal çizgisinin gerçek durumunu gösterir. Görüntüdeki çoklu sinyal dalga formları, sinyal çizgisinin birçok farklı komponent parçalarına bağlı olduğu için çoklu sinyal süper yerleştirilecek. Siyalin altından ve yukarıdan farklı faydalı dereceleri, yasadışı oscilasyon, beklenen menzilin içinde geciktiğini görmek zor değil. Bu fenomenler genellikle düşük hızlı devre tasarımında görünmüyor. Sistem devre hızı arttığı zaman, yukarıdaki sorunlar takip edecek. Bu yüzden yüksek hızlı devrelerin tasarımı düşük hızlı devrelerin tasarımı kadar basit olamaz. Yeni bilgi ve yeni düşünce, yukarıdaki durumların ortalığını azaltmak için eklenmeli. Pratik uygulama ve diğer belgelere bağlı olarak, yüksek hızlı devre tasarımına göre, zamanlama koordinasyonu düşüncelerini, bugünkü elektronik ürünler genellikle 100 MHz veya daha yüksek frekanslar gibi RAM, CPU, FPGA, ASIC ve rastgele mantıklarda çalışır. Bunların hepsi güçlü zamanlama ihtiyaçları olan aygıtlar. Eğer aralarındaki zamanlama koordinasyonu belirtilen gerekenlere uymuyorsa sistem çalışma bozukluğuna sebep etmek kolay olur. Bu yüzden hızlı devre tasarımı için düşünülen bir problem zamanlama koordinasyon problemi olmalı. Zaman koordinasyonu genellikle gösteriliyor: sinyalin ayarlama zamanı ve zamanı tutuyor standartları bozuluyor, küçük puls genişliği gerekçelerine uymuyor ve sistemdeki çoklu fazla saat tarafından yüzleştirilen fazla yükselmesi. Yüksek hızlı devre tasarımında sinyal dönemi genellikle sadece ns genişliyor. Bu zamanda saat sinyali ve veri sinyali arasında doğru koordinasyon sağlamak kolay değil. Ayrıca, cihazın kendisinde birçok ya da daha az çeşitli tür cihazlar var. Parametr sürücüsü, dağıtım, etc., farklı zamanlama sinyalleri arasındaki karşılaşma koordinasyonu elde etmek daha zorlaştırır. Yukarıdaki görünüşe göre, yüksek hızlı devrelerin tasarımı tasarımın önce tasarımın önceki fonksiyonel simülasyon doğrulamasını ve teorik olarak her sinyalin beklenen göstericilere uygun olup olmadığını düşünmeli. İkincisi, sonraki devreyedeki her cihazın kendi zamanlama şartlarına uygun olup olmadığını kontrol etmek. Bütün katılmış aygıtlar için, yüksek frekans testi araçları cihazının farklı parametrelerini kontrol etmek ve doğrulamak için kullanılmalıdır.3, her devre tasarımından önce sinyal integritet düşünceleri, devre tasarımının tamamlandıktan sonra sistemdeki her sinyalin bütünlüğü, yani SI (Sinyal Integrity) de sinyal kalitesi olarak bilinen. Bu hızlı devre dizaynında daha önemli. Eğer önceden tamamen düşünmezse, sistemdeki her sinyalin kalitesine ciddi bir zarar vermek kolay, yoksa sinyalin tamamını kolay yok etmek kolay olur. Aşağıdaki durumlar, yüksek hızlı devre tasarımında sinyal integritesini etkileyen görüntüler.3.1 Sinyaller arasındaki karışık konuşmalar.The form of string winding can be illustrated in Figure 2. Değişikli bir akışın sinyal çizgisinden geçtiğinde, çevresinde değişikli bir manyetik alan oluşturulacak ve değişikli manyetik alanda bir kablo belirli bir voltaj sinyalini etkileyecek. Bu şekilde, bağlantı voltaj sinyalleri yakın sinyal çizgilerinde etkilenecek, bu yüzden iki sinyal çizgileri birbirine etkileyecek, bu da kablindeki sinyalin kalitesini azaltır. Sinyal çizgileri arasındaki karşılaştırma boyutluğu genellikle manyetik alanın değişikliğinin oranına bağlı (genellikle yükselen ve düşen sürücü sinyalin kenarlarına göre belirlenmiş), çevredeki ortamın dielektrik özelliklerine ve sürücülerin arasındaki uzaklara bağlı.