PCB Teknik - Yüksek hızlı PCB tasarımı: iç sinkron saat sistemi

Ortak saat sisteminin başka bir özel davası iç sinkron saat sistemidir. Çoğu denemeli mühendisler iç sinkron saat sistemini kaynak sinkron zamanlama olarak yanlış yargılayacak ve kaynak sinkron zamanlama uygulamasına göre eşit uzunluğu kontrol yapacaklar, zamanlama tasarım hatalarının sonucu olarak.

İlk önce, bir sistemin ortak saat olup olmadığını nasıl belirleyelim. Önceki blog postası, saat a ğacını bulmak ve saat sinyalleri arasındaki ilişkileri belirlemek farklı zamanlama sistemlerini yargılamak için anahtar olduğunu söyledi. Ortak saat sisteminde genelde sürücü sonuna bağlı ve sistemin sonunu saat dağıtıcısı ile alan dış kristal veya kristal var (ya da FPGA, sürücü sona ve alacağı sona doğrudan farklı saatleri çıkarabilir) ve sistemin zamanı kontrol etmek için dış saat çizgisini, ortak saat sistemi denir.

İçindeki sinkronizasyon saatinin saat sinyali sürücü sonundan alınan sonuna doğrudan gönderilir. Önceki blog postası ortak saat sisteminin zamanlama sınırının küçük olduğunu ve frekansiyonu artmaya devam edemeyen anahtar faktörlerinden biri Tco'dur. İşlemler gibi faktörler yüzünden Tco'yu çok küçük yapmak zor. Örneğin, SDRAM'nin Tco maksimum genel. 5.4ns var. İçindeki sinkron saat sistemi dışarıdaki saat s ürücüsü iç bir Buffer ile değiştirir, böylece saat sinyalindeki Buffer ve veri sinyalindeki Buffer birbirlerini iptal etmek için eşleştirilebilir, bu yüzden aygıtların Tco'nun en az ve en az değerlerinin arasındaki menzili azaltılabilir ve arttırılmış zamanlama sınırını uygulayabilir.

İçindeki eşzamanlama saat sistemi kaynak eşzamanlamasıyla karıştırmak kolay. Aslında, bir prensip tutarak ayırmak kolay. Kaynak sinkronizasyon zamanı genelde sistem saatinde ve veri grubunun strobe sinyali, DQ ve DQS ve CLK arasındaki ilişkisi gibi. İçindeki sinkron saat sürücü sonu ve alıcı sonu tarafından paylaşılan sadece bir saat sinyali vardır (Mobil SDRAM'de sinyal adı SDCK)

Bu nedenle, iç sinkronizasyon zamanı ortak saat hesaplamasında benziyor. Çeşitliğe başka bir değişiklik var, ki TCLK_FT: Saat uçuşu zamanı. Şekil 2, TCLK_FT'nin ölçüm yöntemini gösteriyor.

İçindeki sinkronizasyon saatinin zamanlama hesaplama formülü: saatin yayılma yöntemi ve veriler aynı olduğunda, pozitif yöntemdir.

Tco(max)+Tflight(max)+Tsetup-Tclk_ft+Tjitter+Tmargin

Tco(min)+Tflight(min)-Tclk_ft-Tmargin>Thold

Bu şekilde, saat Tclk_ft'i ayarlarak en iyi pozisyonda olabilir. Bu metod dış eşitleme modunda zamanı ayarlamak için de kullanılabilir. Önceki durumda özel ayarlama yöntemi tanıştırıldı, bunu gösterebilirsiniz.

Toplam:

Dışarı bir bakış noktasından, iç sinkronizasyon ve kaynak sinkronizasyon aynıdır, ama ikisinin iç yapısı farklıdır. Kaynak sinkronizasyon metodu, iç sinkronizasyon yapısında saat sinyalinin buferinden önce bir kayıt eklemek, ve saat işlemesi ve veri işlemesi aynıdır. Bu şekilde, saat verilerin hızından değişebilir ve her zaman verilerin ortasındadır.

İçindeki sinkronizasyon saatinin esensi hala ortak saat sistemidir. Zaman hesaplaması dış saatin ortak saat sistemi ile aynıdır. Tclk_ft hesaplama sonuçlarının her iki ucunda eklenmiş veya çıkarılmış hariç. Zaman kısıtlığı ilişkisi, aynı zamanda eşit uzunluğun yolu değil, maksimum ve minimum uzunluğun yoludur.

İçindeki sinkron saat zamanlama sınır ayarlamanın yollarını arttırır ve çünkü Tco'nun etkisini aştırır, zamanlama tanışmak daha kolay. Ama zamanlama hesaplama metodu daha karmaşık ve tasarım mühendisinin onu anlamasını gerekiyor.