PCB Blogu - Wafer seviyesi paketleme hakkında

The initial emergence of Wafer level packaging was driven by the manufacturing of low-speed I/O and low-speed transistor components for mobile phones, such as passive on-chip sensors and power transmission ICs. Şu and a WLP, Bluetooth, GPS ve ses kartları gibi uygulamalar tarafından geliştirilen gelişme sahnesinde, talep edilmesi üzere hızlı bir artırma yolu gösteriyor. Sanayi 3G mobil telefonların üretim sahnesine gelirken, WLP için yeni yeni uygulamalar, TV tunarları, FM yayıcıları ve stack anılar dahil olmak için başka bir büyüme sürücüsü olacağını bekliyor. Hafıza aygıtları üreticileriyle WLP'i yavaşça uygulayabilir, bütün endüstri'nin standartlaştırılmış bir değişikliğine yol a çar.

Şu anda, bu teknoloji flaş hafızası, EEPROM, yüksek hızlı DRAM, SRAM, LCD sürücüleri, RF aygıtları, lojik aygıtlar, güç/bateri yönetimi aygıtları ve analog aygıtları (regulatörler, sıcaklık sensörler, kontrolörler, operasyon amplifikatörler, güç amplifikatörler) gibi çeşitli alanlarda kullanılır. Wafer level packaging mainly adopts two basic technologies: thin-film redistribution and bump formation. Eski bölgeleri çipinin periferiyle dağıtılan bağlantı bölgelerini çipinin yüzeyinde dağıtılmış planar seri formunda dönüştürmek için kullanılır. Sonuncusu bölge bağlama alanında, bir bölge alanı oluşturmak için kullanılır.

Dalga seviyesi paketleme

Şu anda Wafer seviyesi paketlemesi için üç yol var: WLCSP, FOWLP ve PLP:

WLCSP (Wafer Level Chip Size Paketi), aynı zamanda WLP fan-in olarak bilinen, son chip dicing için geleneksel paketleme yöntemi. Küçük bir sayı pinlerle birleştirilmiş devreler için uygun. IC çıkış sinyallerinin sayısı arttığı zaman solder topu boyutları daha sert olur. PCB paketlenen IC boyutunu ve sinyal çıkış pinlerin pozisyonunu ayarlama gerekçesine uyuyor.

FOWLP çip çantasıyla başlar ve sonra yeni adam yapılmış çantasıyla yeniden dağıtır. Benciller, düşük paket kalıntısı, arttığı fan-out (daha I/O arayüzleri), daha iyi elektrik performansı ve daha iyi ısı dirençliği içeriyor. FIWLP ve FOWLP farklı uygulamaları var ama ikisi de geleceğin dominant paketleme metodları. FIWLP en geniş analog ve karışık sinyal çiplerinde kullanılır, sonra kablosuz bağlantılar ve CMOS görüntü sensörleri de FIWLP teknolojisi kullanarak paketlenmiş. FOWLP ilk olarak mobil cihazlarda işlemci çipleri için kullanılacak.

PLP (Panel Seviye Paketi) FOWLP'e benziyor, çünkü çipleri çevre waferleri yerine daha büyük dörtgenler panellere yeniden dağıtır. Büyük bölge daha fazla pahalı kurtarma ve yüksek paketleme etkinliği anlamına gelir. In addition, cutting chips into squares leads to wasteful wafer packaging, which rectangular panels can effectively address. Ancak bu da litografiye ve düzeltmeye daha yüksek talepler verir. Temel fikir, silikon waferleri üzerinde doğrudan paketlemek ve toplam paket yapısında çoklu çip birimlerini paketlemek. Bu, alışkanlık paketlemesinde her çip toplamasını indirmekten kaçırır, bu yüzden üretimliliğini arttırır ve maliyeti azaltır.

Wafer seviyesi paketleme süreci genellikle bu adımları içeriyor:

Wafer Hazırlığı: Silikon waferini temizlemek ve hazırlamak için paketleme sürecinin güveniliğini ve uyumluluğunu sağlamak için.

Paket Yapısı Formasyonu: Paket yapısının temel oluşturmak için bir paket maddelerinin katı uygulama, genellikle bir polimer.

Döngü Bağlantı: Çiplerin devrelerini paket yapıs ına bağlamak için silikon damarında metal kabloları (kablo bağlantı) veya diğer devre bağlantı yapıları oluşturuyor.

Testing and Quality Verification: Electric performance tests, package integrity tests, etc., to ensure that the packed chips meet quality requirements.

Chip Ayırlığı: Paketli çipleri silikon waferinden ayrılıyoruz, kişisel paketli çipleri almak için.

WLP BGA teknolojisine dayanmış ve BGA ve CSP'nin teknik avantajlarını tamamen gösteriyor. Birçok özel avantajı var:

Yüksek paketleme işleme etkileşimliliğini: Bir grup üretim süreçlerini wafer şeklinde kullanarak üretiliyor.

İşte hafif kilo, ince, kısa ve küçük paketlerin avantajlarını miras eder.

Low production facility costs: It can fully utilize the chip manufacturing equipment, avoiding the need to invest in separate packaging production lines.

Birleştirilmiş çip ve paketleme tasarımı düşünceleri: tasarım etkinliği geliştirildi ve tasarım maliyetleri azaltıldı.

Küçültülmüş üretim döngüsü: Tüm süreci çip yapımından, üretim teslimasına paketlenmek ve maliyeti azaltmak için önemli olarak kısaltır.

Kost etkinliği: WLP'in maliyeti her vafer üzerindeki çip sayısıyla yaklaşık bağlı. Vafer üzerindeki daha fazla çips, bunun maliyetini aşağı tutuyor. Bu paketleme en küçük ve en düşük mal paketleme yöntemidir.

The advantage of WLP lies in its applicability to chip-level packaging (CSP) technology for smaller integrated circuits. Parallel paketleme ve elektronik testi teknolojisini wafer seviyesinde kabul edip, WLP üretim yiyeceğini artırarken cip alanını önemli olarak azaltır. Ayrıca, I/O'daki maliyeti, cip bağlantıları paralel olarak wafer seviyesinde yapılarak büyük azaltılır. Ayrıca, basitleştirilmiş ölüm seviyesi testi prosedürleri daha fazla maliyeti azaltır.

Wafer seviyesi paketleme kullanılması çip paketlemesini ve testi wafer seviyesinde ulaştırılmasını sağlar.