PCB Haberleri - Yüksek hızlı FPGA tasarım devre tahtasının ana noktaları

PCB tahta tasarımında, karışık konuşmayı küçültmek için mikrostrip çizgilerinin ve strip çizgilerinin tasarımı birkaç rehber çizgilerine uyabilir. İki katı çizgi çizgi düzeni için, kablo iki katı içi tahtada yapılır ve iki tarafta voltaj referans yüzeyi var. Bu zamanda, iki sinyal katı arasındaki mesafeyi arttırmak için yakın katı tahtasının tüm kabloları için orthogonal düzenleme teknolojisini kullanmak en iyidir. Diyelektrik materyalinin kalıntısı ve her sinyal katı ve yakın referans uçağı arasındaki mesafeyi küçültürler, gerekli impedans korumasında.

Mikrostrip veya strip çizgi düzenleme yöntemleri

İzler boşluğu devre tahtasının sürücü katlarının arasındaki dielektrik katının en azından üç kat kalınlığıdır; İlk önce davranışlarını simüle etmek için bir simulasyon aracı kullanmak en iyisi.

Kritik hızlı ağlar için, tek sonlu topoloji yerine, ortak moda sesinin etkisini azaltmak için farklı kullanın. Tasarım sınırı içerisinde, farklı sinyal yolunun pozitif ve negatif pinleriyle eşleşmeye çalışın.

Tek sonlu sinyallerin birleşme etkisini azaltın, uygun yer bırakın (üç kat fazla izle genişliğinden), ya da farklı masa katlarına yol (yakın katı düzenlemesi birbirine ortogonaldır). Ayrıca, simulasyon araçlarının kullanımı uzay ihtiyaçlarına uymak için de iyi bir yoldur.

Sinyal sonlandırma sinyalleri arasındaki paralel uzunluğunu azaltın.

Aynı dönüştürme sesi

Saat ve I/O veri hızı arttığında, çıkış dönüştürüşünün sayısı, ve sinyal yolunun yükleme ve yükleme dönüştürüğü sırasında geçici akışı da bu şekilde artıyor. Bu akışlar tahta seviyesi toprak sıçrama fenomenine neden olabilir, yani toprak voltaj/Vcc derhal yükseliyor/düşüyor. İddial olmayan güç tasarımının büyük geçici akışı hemen Vcc (Vcc düşürme veya sağ) düşürmesini neden ediyor. Aynı zamanda dönüştürme seslerinin etkisini azaltmak için aşağıda birkaç iyi board tasarım kuralları verildi.

Görüntü kullanılabilir I/O'nun tamamen kullanıldığında önerilmiş sinyal, güç malzemeleri ve yeryüzü uçakları gösteriyor.

Kullanmadığımız I/O pinleri çıkış pinleri olarak yapılandırın ve onları düşük voltaj ile yeryüzüne düşürmek için sürün.

Aynı dönüştürme çizgilerinin sayısını azaltmayı deneyin ve onları FPGA I/O bölümünde eşit olarak dağıtın.

Yüksek sınır hızı gerekmezse, FPGA çıkışı için düşük düşük düşük hızı seçildir.

Her kattaki yüksek hızlı izlerin etkisini yok etmek için çoklukattaki PCB tahtasının toprak uçakları arasında Vcc'i ekle.

Vcc ve yerleştirmek için bütün tahta katlarını kullanarak bu uçakların dirençliğini ve induktansını azaltır, bu yüzden düşük bir induktans kaynağını düşük kapasite ve sesle sağlayarak ve bu uçakların yakınındaki sinyal katlarında mantıklı sinyaller geri dönüyor.

Öncelikle, eşittirme

En gelişmiş FPGA'nin yüksek hızlı geçici kapasiteleri, devre kurulu tasarımcıları için eşsiz zorluklar gösteriyor. Özellikle tasarımlara bağlı bir anahtar sorunu, frekans bağlı bir yayım kaybıdır. Bu, genellikle deri etkisi ve dielektrik kaybı yüzünden neden oluyor. Yüksek frekans sinyalleri yöneticilerin yüzeyinde (PCB izleri gibi) gönderildiğinde, kabloların kendi etkisi yüzünden deri etkileri oluşacak. Bu etki kablo etkileyici yönetim alanını azaltır ve sinyalin yüksek frekans komponentini zayıflatır. Dijelektrik kaybı, katlar arasındaki dielektrik materyalinin kapasitetli etkisi yüzünden nedeniyor. Deri etkisi frekansların kare kökü ile proporcional ve dielektrik kaybı frekanslara proporcional. Bu yüzden, dielektrik kaybı yüksek frekans sinyallerin yenilemesinin en önemli kaybetme mekanizmasıdır.

Veri hızı daha yüksek, deri etkisi ve dielektrik kaybı daha ciddi. 1Gbps sistemi için bağlantıdaki sinyal seviyesinin azaltması kabul edilebilir, ama 6Gbps sistemi için kabul edilemez. Ancak, şu anda yolcular yüksek frekans kanal bozulmasına karşılaştırmak için eşittirme fonksiyonlarını aktarıyor. Sinyal bütünlüğünü de arttırabilirler ve izler uzunluğunun sınırını rahatlayabilirler. Bu sinyal kondiciyon teknolojileri standart FR-4 materyallerin hayatını genişletir ve daha yüksek veri oranlarını destekleyebilir. FR-4 materyalindeki sinyal düşürme yüzünden 6,375Gbps'de çalıştığında, izin uzunluğu birkaç in ç kadar sınırlı. Önceden önemsiz ve eşittirme fonksiyonu 40 santimden fazla uzatabilir.

Bazı yüksek performanslı FPGAs, Stratix II GX aygıtları gibi programlayabilen önünlük ve eşittirme fonksiyonlarını birleştir, böylece FR-4 materyalleri kullanabilirler, maksimum izle uzunluğunu ve diğer düzenleme sınırlarını rahatlayabilirler ve PCB tahtasının maliyetini azaltır. Önceden emphasis fonksiyonu sinyalin yüksek frekans komponentlerini etkilendirebilir. Stratix II GX'deki 4-tap ön emphasis devresi sinyal komponentlerin yayılmasını azaltır (uzay birden birbirine yayılır). Önceden önemli devre %500'den önce önemli olabilir. Veri hızına göre, izle uzunluğu ve bağlantı özelliklerine göre, her tap en fazla 16 seviye kadar iyileştirilebilir.

Stratix II GX alıcısı sinyal azalması için ödüllendirmek için bir kazanç sahnesi ve lineer eşittir. İçeri kazanma sahnesine de, aygıt da tahta tasarımcılarının 17dB'nin maksimum eşittirme seviyesi olmasına izin verir ve tahta kaybı sorunu üstlenmek için 16 eşittir sahnelerinden her birini kullanabilir. Konsert çevresinde eşittirme ve ön emphasis fonksiyonları ya da özel bağlantıları iyileştirmek için kullanılabilir.

Tasarımcılar sistem çalışırken Stratix II GX FPGAs'deki ön emphasi ve eşittirme sahnelerini değiştirebilir, ya da kart bir arka uça ğa ya da diğer şasis girdikten sonra ayarlanır. Bu sistem tasarımcısına ön belirlenme ve eşittirme seviyelerini ön belirlenen değerlere otomatik olarak ayarlamak için elaksiyeti verir. Bu değerler de dinamik olarak kararlanabilir.

EMI sorunları ve hata ayıklama

Bastırılmış devre tahtası tarafından sebep olan elektromagnet araştırmaları, zamanında ağır veya voltaj değişimleri ve devre serisinin etkileşimleri ile doğrudan proporcional. Etkileyici devre tablosu tasarımı EMI'yi küçültürebilir ama tamamen yok etmez. "intruder" veya "sıcak" sinyallerin silinmesi ve sinyaller göndermek için yeryüzü uçağına doğru bir referans olabilir. Sonunda, bugün pazarda ortak olan yüzeysel dağ komponentlerini kullanmak da EMI'yi azaltmak için bir yoldur.

Karmaşık yüksek hızlı PCB tasarımlarını ayıklama ve testi arttırmak daha zorlaştı, çünkü bazı geleneksel board ayıklama metodları, yani test sonrası ve "yatak tırnakları" testeri, bu tasarımlar için uygun olabilir. Bu yeni hızlı tasarım yeni türü sistem programlama fonksiyonları ve FPGA'nin sahip olabileceği özel test fonksiyonu ile JTAG test araçlarını kullanabilir. Tasarımcılar JTAG test saat girdi (TCK) sinyalini sistem saati olarak ayarlamak için aynı rehberleri kullanmalı. Ayrıca, bir cihazın test veri çıkışı ve başka bir cihazın test veri girişi arasında JTAG tarama zinciri izlerinin uzunluğunu azaltmak çok önemli.

Başarılı tasarım için içerikli yüksek hızlı FPGA kullanmak için, yüksek hızlı tahta tasarım praksisi ve FPGA fonksiyonlarının tam anlaması gerekiyor, tıpkı pint düzenlemesi, devre tahta materyalleri ve sıkıştırma, devre tahta düzenlemesi ve terminal modusu gibi. İçeri göndericinin önden önemli ve eşittirme fonksiyonlarının mantıklı kullanımı da çok önemlidir. Yukarıdaki noktalar stabil üretilebilirlik ile güvenilir bir tasarım sağlamak için birleştirilebilir. Tüm bu faktörler, doğru simülasyon ve analiz ile birlikte birlikte, devre tahtası prototiplerinde kazaların olasılığını azaltır ve devre tahtası geliştirme projelerinin basıncısını azaltır.