Технология PCB - Целостность сигналов в сложных конструкциях

Резюме: В конструкции SoC связь между сигналами вызывает проблемы с целостностью сигнала. Игнорирование проблем целостности сигнала может привести к последовательным помехам между сигналами, а также к снижению надежности, производительности и производительности системы. В этой статье описаны способы решения проблемы целостности сигнала при проектировании чипов ASIC.

Для проектирования ASIC (специализированные интегральные схемы) производительность стандартных единиц теряется из - за применения стандартных единиц, более коротких циклов разработки и более свободных защитных зон между единицами. Поэтому ключом к высокопроизводительному дизайну чипов ASIC является обеспечение доставки высокопроизводительных чипов в течение короткого периода времени разработки.

По мере развития технологии возрастает вероятность возникновения помех сигнала. Продолжает увеличиваться количество металлических слоев проводки: с 4 или 5 в процессе 0,35 мкм до более 7 в процессе 0,13 мкм. По мере увеличения количества проводящего слоя емкость соседних каналов также будет увеличиваться. Кроме того, быстрое увеличение числа дверей в современных сложных конструкциях требует большего и более длительного соединения. Сопротивление на длинных проводах будет увеличиваться, и из - за уменьшения поперечного сечения соединительных проводов все более тонкие металлические провода также увеличат сопротивление. Эта проблема не может быть решена даже с использованием существующего процесса межсоединения медной проволоки, но только задерживает время решения проблемы сопротивления.

Очевидно, что влияние между этими соседними сигнальными линиями доминирует в проектных решениях и требует другой и более точной модели, чем в прошлом. Влияние одного сигнала на другой связано с относительной фазой между сигналами. Для сигналов с той же фазой сеть жертв с небольшими приемниками и передатчиками, подключенными к линиям сигнала длиной 0,5 мм, будет ускорена на 30%. Для сигнальных линий длиной 1 мм сеть жертв ускорится на 40%. Для сигналов с противоположной фазой сеть жертв с небольшими приемниками и передатчиками, подключенными к линиям сигнала длиной 0,5 мм, замедляется на 70%. Когда длина линии сигнала составляет 1 мм, сигнал замедляется более чем на 100%.

Одним из способов решения проблемы помех сигнала является увеличение расстояния между металлическими сигнальными линиями. Удвоив расстояние между линиями сигнала, можно уменьшить помехи сигнала на линии сигнала 0,5 мм с 70% до 20%. помехи длинным сигнальным линиям (1 мм сигнальным линиям) также будут сокращены со 100% до 40%. Тем не менее, последовательные помехи между сигналами все еще существуют, и метод уменьшения помех между сигналами, удваивая расстояние между металлическими линиями, увеличит площадь чипа и увеличит сложность проводки.

Принять защитные меры

Другим способом решения этой проблемы является принятие защитных мер. Добавьте линии электропитания или наземные линии по обе стороны линии сигнала, и последовательные помехи сигнала будут значительно уменьшены. Дополнительные защитные меры для системы также требуют, чтобы все компоненты имели хороший шунт, обеспечивая при этом, чтобы питание и заземление были как можно более « чистыми». На самом деле, с точки зрения площади, это решение хуже, чем способ удвоить расстояние между металлическими линиями. Это связано с тем, что в этом случае расстояние между линиями сигнала в четыре раза превышает минимальное расстояние между линиями, поэтому этот способ заземления увеличивает сложность проводки на порядок.

Однако метод защиты может быть более подходящим для определенных сигнальных линий. Например, линии часов имеют очень высокую скорость, и к таким сигнальным линиям подключаются самые большие приводы и буферы. Технология запирающего кольца может компенсировать дополнительную задержку сигнала на приводе и буфере. Надлежащая компоновка обеспечивает создание изолированной среды вокруг сигнала часов, тем самым минимизируя помехи сигнала часов сигналу данных.

В этом подходе инженеры - конструкторы используют инструменты извлечения и анализа для обнаружения областей, подверженных проблемам целостности сигнала, а затем выбирают некоторые из них и решают проблемы в этой области. Если проблемная сигнальная линия изолирована друг от друга, перепроводка может решить проблему. Более простой способ - изменить размер диска и добавить буфер в сеть жертвы.

Процесс логического синтеза всегда основан на приблизительной оценке онлайн - нагрузки для выбора подходящего диска. Как правило, логический синтез всегда выбирает более мощный диск для достижения чрезмерной компенсации ожидаемой нагрузки. Однако до завершения физического проектирования нагрузка фактически неизвестна, и фактическая нагрузка может варьироваться от - 70% до + 200% по сравнению с ожидаемым сценарием нагрузки. В худшем случае водитель с чрезмерной нагрузкой на короткий срок может следовать за более легким долгосрочным водителем. Одним из решений проблемы драйверов является использование буфера для разделения длинных строк. Это уменьшает длину линии и емкость связи, а также уменьшает нагрузку на вход буфера до уровня одной нагрузки. Эта технология обеспечивает небольшие изменения во время размещения буферной зоны и проводки для обеспечения базового планирования и оптимизации реализации. Добавление статических этапов анализа временных рядов в процесс проектирования может решить проблемы шума и задержки. Цель состоит в том, чтобы интегрировать шаги по устранению помех и синхронизации в один процесс. Во - первых, эти инструменты извлекают паразитические параметры после размещения и проводки. Во - вторых, задержка сигнала рассчитывается на основе извлеченной модели нагрузки без учета какого - либо эффекта последовательного возмущения. Затем отметьте задержку этих извлечений в дизайне и используйте статические инструменты анализа временных рядов для определения неправильных временных рядов. После получения первого приближения к окну времени инженер - проектировщик добавляет задержку, вызванную последовательными помехами, и проверяет, превысит ли время указанное окно. Полный процесс проектирования требует трех статических временных рядов анализа.

Надежность и производительность

Сегодняшняя отраслевая тенденция заключается в том, что количество дверей чипов продолжает расти, а производительность чипов также улучшается по мере уменьшения размеров характеристик. Теорема Мура указывает, что тактовая скорость и количество дверей удваиваются каждые 18 месяцев. Чтобы поддерживать безопасный рабочий предел при проектировании, непрерывное совершенствование технологии требует соответствующего снижения напряжения питания. В то же время потребление энергии на каждой двери схемы также снижается. Снижение напряжения питания и снижение энергопотребления на каждой сетке всегда не может идти в ногу с увеличением количества сеток и увеличением частоты часов.

Например, в технологии нового поколения высокопроизводительные процессоры планируют потреблять 300 Вт при напряжении питания 1,8 В. Средний размер чипа ASIC составит 34 миллиона дверей, а тактовая частота превысит 450 МГц. Электрический ток следующего поколения чипов ASIC будет намного выше, чем у существующих чипов. По сравнению с той же конструкцией ASIC, что и в процессе 0.35um, чип ASIC 0,18um будет потреблять в 6 раз больше энергии и в 10 раз больше тока.

Увеличение потребления энергии и тока приведет к перемещению электронов. Из - за потока тока металл перемещается по мощным односторонним сетям, особенно когда ток течет через изгиб линии сигнала или входит в небольшое пространство. Самонагрев на высоких сопротивлениях сигнальных линий, через которые протекает двухсторонний ток, также вызывает проблемы с миграцией.

Уменьшение характерных размеров чипа также требует соответствующего уменьшения размера зоны оксида сетки. Область высокого потенциала в цепи переключателя может захватывать электроны в зоне оксида сетки. Разрушение зоны окисления и изменение соответствующего порога сетки является кумулятивным процессом, который связан с частотой переключения и зависит от скорости преобразования сигнала.

Если частота переключателя остается ниже безопасного предела, можно предсказать нормальный срок службы устройства. Однако задача заключается в разработке нового метода управления термоэлектронными эффектами, соответствующими частотам или коэффициентам преобразования, превышающим безопасный предел. Пользователь должен полностью описать эти эффекты. Во - первых, они должны имитировать переходные условия внутренней стандартной схемы батареи. Затем они должны сравнить результаты моделирования при ограничении плотности тока с результатами испытаний фактической структуры кремния. Наконец, им нужно создать модель устройства, которая точно отражает фактическое оборудование и технологию процесса.

Анализ цепей следует многим различным методам, и все эти методы требуют вычисления фактической частоты переключения. Одним из способов решения этой проблемы является моделирование точной реакции всех цепей на основе характеристических моделей. Другой подход заключается в разработке вероятностной модели, которая приближает фактическое поведение в структуре кремния.

Для решения проблем, связанных с миграцией металлов и инжекцией тепловых электронов, первым способом является вставка буферов на длинные провода, которые обычно имеют более высокий ток и более быструю скорость переключения сигналов. Следует подчеркнуть, что если скорость буфера чуть ниже, чем у привода, этот метод может снизить емкость нагрузки на линии сигнала и снизить скорость преобразования сигнала. Другим возможным решением является замена привода и приемника.

Эффекты антенны и шумы

Процесс плазменного травления на металлическом слое заставляет заряд накапливаться на сетке IC. Отношение все меньшей площади сетки к растущей длине соединительных сигнальных линий приведет к конденсаторному разделению напряжения, которое еще больше повредит устройство, что является кумулятивным процессом. Основным способом минимизации этого эффекта антенны является ограничение отношения площади металлической области к периметру и ограничения отношения площади области сетки к периметру. Принятие таких правил может уменьшить процесс накопления и передачи заряда.

Другой альтернативой является использование инструментов проводки, которые зависят от правил проводки с компенсацией антенны. Таким образом, можно предотвратить или минимизировать ток антенны, но стоимость этого метода больше, чем площадь чипа. Другим возможным способом является подключение длинной антенны к зоне диффузии и использование диффузионного сопротивления для переноса заряда в другие области (например, на подложку). Наконец, вставка буфера также может уменьшить длину линии и вставить диффузионный резистор (транзисторный канал выхода типа P или типа N) в качестве пути сопротивления к источнику питания или земле.

Увеличение энергопотребления и электрического тока также создает другие проблемы. Большой ток может привести к снижению напряжения в линии электропитания. Таким образом, когда ток течет через сеть питания с нулевым сопротивлением, происходит снижение напряжения IR, что снижает напряжение, достигающее сетки. Способы снижения сопротивления сети электропитания ограничены площадью чипа и перегрузкой проводки. Извлечение и анализ на этапе физической проверки требуют сложных процессов моделирования и анализа всего чипа, включая моделирование и анализ переходных процессов, индуктивных и конденсаторных эффектов.

Однако после того, как размещение и проводка будут завершены, вероятность решения вышеуказанных проблем будет невелика или вообще отсутствует, поэтому ситуация будет еще хуже. Лучшим решением проблемы энергопотребления является тщательное изучение стратегий планирования и реализации дизайна на ранних этапах проектирования, даже на этапе проектирования RTL. Высокоточный анализ мощности RTL должен быть связан с логической и физической реализацией для обеспечения качества конечного проекта.

Дизайнерские инструменты следующего поколения

Чтобы решить эти проблемы, весь процесс проектирования должен быть дополнительно модернизирован, чтобы стать набором инструментов, которые могут учитывать различные эффекты и оценки дизайна. Инструменты должны обладать способностью передавать интеллектуальные данные. Например, новый стандарт Advanced Bible Format (ALF), который поддерживает математические модели, может передавать несколько атрибутов без изменения исходного вычислительного и информационного форматов. Для новых высокосложных и требовательных конструкций необходимо планировать решения проблем на ранних этапах процесса проектирования, поскольку коррекция в это время является наиболее эффективной. Связи между проектированием, проверкой, размещением и проводкой и окончательной физической проверкой требуют последовательного обмена данными без изменения данных или выполнения дополнительных вычислений.

Используя ALF, пользователи могут генерировать тестовые векторы для проверки энергопотребления и миграции электронов, а также для проверки функций чипа. Тестовые векторы могут использовать вероятностные ссылки на извлеченные данные чипа для обеспечения необходимой точности. С помощью этого метода можно тщательно изучить весь процесс проектирования. На ранних этапах проектирования уровня регистра инженеры могут минимизировать помехи сигнала путем тщательного планирования, планирования нижнего уровня и анализа мощности. Асинхронные часовые приводы, разработанные для некоторых частей конструкции, уменьшат волны мощности параллельных переключателей по всему чипу, одновременно уменьшая шум и снижение IR в сети питания.

К сожалению, существующие коммерческие программные средства имеют весьма ограниченную прикладную ценность для разработки продуктов следующего поколения.

Хотя большинство производителей ASIC имеют свои собственные внутренние команды разработчиков инструментов, основная задача этих отделов разработки заключается в интеграции отдельных инструментов в полный процесс и разработке автоматизированных операционных сред для этих инструментов, которые могут работать на основе автоматических сценариев. Поскольку существующие коммерческие программные средства не могут решить проблемы проектирования, в ближайшем будущем мы увидим, что количество инструментов проектирования, разработанных производителями ASIC, будет продолжать расти.

Однако проблема с инструментами, разработанными поставщиками ASIC, заключается в том, что эти инструменты требуют большей поддержки и обучения, чем коммерческие программные средства, поскольку разработчики инструментов среди поставщиков ASIC не несут ответственности за то, чтобы сделать инструменты простыми в использовании и обслуживании. Они просто пытаются предложить быстрые решения для некоторых ключевых проблем, с которыми сталкиваются внутренние пользователи, то есть команда инженеров - дизайнеров.