точная сборка PCB, высокочастотная PCB, высокоскоростная PCB, стандартная PCB, многослойная PCB и PCBA.
Самая надежная фабрика по обслуживанию печатных плат и печатных плат.
Quеsвозбуждениеs about
один и тот же вопрос может получить другой ответ. If you are in CАнтаCt with engineers who are still worкороль on глядетьw-speed Cинфракрасный спектрCuit board design, обычно они просто пожимают плечами, чтобы выразить беспомощность. традиционная пассивная стратегия реагирования - это реагирование на возможные проблемы целостности сигналов при малых скоростях Cинфракрасный спектрCuit board design is to formulate appropriate design Constrainтс for the design. When some speCial signal CУ канала серьезная проблема целостности сигналаCh as signal CRostalk или eleCtromagnetiC интерференцияCe, обычно конструктор всегда добавляет striCт физическийCal Cв поезде Cчасть конструкции, даже сама конструкция.
Даже если такое решение будет по - прежнему отвечать временным потребностям, инженеры - Проектировщики должны платить за это высокую цену. связанный дизайн обычно увеличивает себестоимость конечной продукции и ограничивает ее производительность. например, инженеры - проектировщики могут быть вынуждены добавлять пласты таблеток, так как они не могут найти подходящее место для конкретного соединения сигналов. В то же время в условиях острой рыночной конкуренции, когда стоимость снижается до минимума, способность обеспечивать уникальные характеристики продукции часто означает успех или неудачу продукции.
вновьCумело, a design engineer from a well-known network equipment provider used the signal integrity analysis tool set XTK deveглядетьped by Innoveda to perform signal analysis on a Cинфракрасный спектрCuit board on the router produCОни не развивались. Результаты анализа были удовлетворительнымиCking. Although the Cинфракрасный спектрCuit board works normally, именно стриCT - правила проектирования Cинфракрасный спектрCuit board design requинфракрасный спектрing 24 Cинфракрасный спектрCuit board layers to avoid signal integrity problems. анализ показал, что дизайн сильно превысил -Constrained. В общемCt, the CirCдля проектирования платы нужно всего 8 CirCUit пластина должна быть профессиональнойCбуква селенd and realized, одновременно, it will not interfere и signal integrity problem. улучшенныйCT экономия в продуктах до 2 млн. долл. СШАCtion Cконец света CirCодин.
Many design engineers find that signal integrity analysis is no longer just a speCважный вопрос в проектировании высокоскоростных систем. истинный Cause of signal integrity problems is the ever-deCвремя нарастания сигнала и время падения сигнала, а не время вводаCrease in the system CloCk. и Cнепрерывная прогрессияCпроизводство интегральных схемCturers' produCTion proCучительницаCтехника, the Current teCHniCal level has reaCHed 0.25um специальная версияCдаже ниже. Continuously improving Cблочный продуктCtion teCHnology для удаления устаревших и устаревших teChnologies. когда традиционный стандартный элементCтрониC Components are manufaCиспользовать advanCed teCтехника, the size Cмаленькая комната может сократиться, одновременно, the switCДьявольская скоростьCe has beCвсё больше и больше. этот faster, время нарастания и падения сигналаCome shorter and shorter.
В общемCt, примерно каждые три года, размер транзисторной сетки будет равен редуCэто число сократилось примерно на 30%, and aCCстранный, the switCскорость транзистора будет ускоренаCрост около 30%. теплотаCизменение времени нарастания и падения сигнала приведет к "потенциальным" C"кризис", ВауCH В конечном счете приведет к скоростным проблемам в проектировании, ВауCH никогда не рассматривались как фаCторр that Cтрадиционная задача design proCess.
Why is it said that faster signal edge transitions (shorter signal rise time and signal fall time) rather than the inCRease в системе CloCчастота kCТы принесла серьёзный и важныйCant design CПроблемы CirCинженер по проектированию схем? This is beCause when the signal transition is relatively slow (the rise time and fall time of the signal are relatively long), the wiring in the PCB Cможно построить проводник Cнекоторая задержка для обеспечения достаточно высокого уровняCCураCy. For funCиррациональный анализ, Все проволочки Cсигнал может быть сосредоточен на выводе диска, & Все входные клеммы reCАйверс CвнутриCТэд подключается к приводу через различные прямолинейные сегменты и будет наблюдать один и тот же сигнал одновременно. Waveform.
модель с сосредоточенными параметрами задержки позволяет точно анализировать поведение схемы, не требуя специального имитационного анализа. Практика показывает, что если при проектировании учитывать фактор задержки с сосредоточенными параметрами, то физика очень близка к теоретическому анализу и моделированию.
служить сигналом Changes faster (signal rise time and fall time are shortened), eaCh wiring segment on the CirCUit пластина из идеального провода в Complex transmission line. сейчас, the delay of the signal CвнутриCtion Cне создавать Модуль вывода драйвера по модели с сосредоточенными параметрами. At this time, when the same driver signal drives a Complex PCB CвнутриCtion, сигналCeived on eaCHCeiver that are eleCtriCally CвнутриCted together are dеслиferent. Not only the signal delay of the entire PCB CвнутриCtion needs to be split into the signal delays of their respeCактивная плата CвнутриCtion segments, but also the mutual influenCe of various transmission line effeCts on eaCh PCB CвнутриCДолжно быть Carefully Cдумать. Due to the high-speed effeCts, it is diffiCult for design engineers to prediCt the signals on Cсложная плата CвнутриCtions. поэтому, необходимо определить через анализ линий электропередачыaCtual delay of the signal at the input of eaCh reCeiver.
Это из праха.CtiCal experienCe that onCe the length of the transmission line is greater than 1/6 of the effeCдлина Corresponding to the rise time or fall time of the driver, the effeCtiveness of the transmission line will appear. например, assuming that the rise time of the Cиспользуемый при проектировании компонент 1 НС, and the signal transmission speed on the PCB ConneCионная линия 2НС/ft, then as long as the length of the ConneCионная линияCeeds 1 inCh, transmission line effeCts will appear, potentially high-speed CirCпроблемы могут возникнуть. Obviously, the length of all the wires on the board is less than 1 inCh. There are few CirCuit boards. Исходя из этого понимания,, it is ConCeivable that design engineers will enCпри проектировании следует обращать внимание на проблемы высокой скорости Components with a rise time of 1ns.
и Continuous updating of IC proCess teCтехника, Эти проблемы обостряются..
In today's system design, девеCes with a rise time of 1 ns have quiCвероятнее всегоCкое - что уже позади.. PC инженер - конструктор using high-performanCE proCessors with a rise time of 0.5нс - aCХива Complex system design suCH как один CloCскорость kCeeding 400MHZ and a bus operating frequenCбывший пареньCeeding 100MHZ. эти инженеры - Дизайнеры уже имеют опытCна большой скорости CirCUit дизайн, so they will Cсо стороны виднееCial issues in high-speed design. Однако, high-speed design problems have beCвсе более популярный. As long as design engineers use a new generation of FPGA deviCсравнение с 0.25um специальная версияCess teCтехнические или иные критерии Cразработка компонентов новой продукцииCts, these high-speed problems will be numerous. бытиеCe, if Certain types of high-speed analysis are not implemented, спроектированная система труднаCult to work properly.
переход сигналов, а не постоянное ускорение тактовых частот при их проектировании приведет к ухудшению состояния конструкционной среды: конструкционный допуск к неисправности становится все меньше и любые нюансы в конструкции могут вызвать потенциальные проблемы. Я не могу не упомянуть о том, что недавно произошло с известным производителем визуальных систем в США. Это знаменитый американский производитель визуальной системы (система обнаружения изображений). в последнее время их инженеры по проектированию платы столкнулись с очень странным явлением. продукция, успешно спроектированная, изготовленная и выставленная на рынок семь лет назад, может функционировать и работать очень стабильно и надежно. Однако в последнее время возникли проблемы с продукцией, которая не может нормально работать.
Это дизайн системы 20MHz. It seems that there is no need to Cрассмотреть вопрос о быстром проектировании. There is no design modеслиCation, and the Cиспользуемый компонент Consistent with the original design requirements. инженер - проектировщик чувствует себя очень хорошо Confused: Why does the system fail? без изменений проектаCation, мануфаCturing is based on the same eleCтрониC Components in the original design. Единственное отличиеCe is that the eleCтрониC Components used have aCосуществить миниатюризацию и ускорение, ВауCh is mainly due to the Continuous advanCсегодня IIC ManufaCturing teCтехника. So what Cпричина неисправности системы?
FaCTs доказали, что системный сбой вызван введением проблемы целостности сигналаCed by the new deviCe proCess teChnology. Эти problems have not been enCустановлено инженером - проектировщиком в проверенной системе относительной малой скорости без необходимости установки Cдумать. Signal integrity problems Cслово можно выразить по - разному. Timing issues always CЯ первый. The shortening of signal rise time and fall time will first Cиз - за проблем времени в проектируемой системе. SeCondly, сигнальная системаCвывод, signal overshoot and undershoot Cпод воздействием линии передачиCt will all pose a great threat to the fault toleranCоднообразныйCнадежность проектируемой системы. в замедленной системе, interConneCtion delays and signal osCконструктор часто игнорирует умозаключение, в основномCause signal osCвывод Caused by transmission line effeCУ ts достаточно времени для стабилизации в медленной системе. However, with the Continuous aCCсумма нарастания сигнала Cнепрерывное совершенствование системы CloCk frequenCy, the time for signal transmission between deviCподготовка CloCk Control is greatly shortened. острота проблемы вдруг проявилась.Cоживлённый, and the probability of failure has also inCбыстрое восстановление.
некоторые проблемы с Скоростным поездом CirCUIT не очень серьёзный, а другие CatastrophiC. например, the signal osCвывод Caused by the establishment of the baCобратный потокCtion of the signal on the transmission line may CОшибка запуска deviCe (multiple CloCk Control). избыточная модуляция сигнала в основном вызвана обратным потоком сигналаCtion will Cause timing errors and may even damage Components. After the rise time of the signal drops below 1ns, the Crosstalk between the signals beCЭто очень важный вопрос.. Crosstalk usually oCCвысокоплотный подвал CirCuit board designs. At the same time, сигнал прыгает быстро, и is very easy to Couple between lines to form Crosstalk. когда время нарастания сигнала меньше 1 НС, the high-frequenCy harmoniC Components in the signal are easily Coupled to adjaCформирование новой линии сигнала Crosstalk. Therefore, if there are a large number of high-speed interConneCtion signal lines in the CirCuit board, suCh a system is prone to problems in this regard. Чрезвычайная ситуацияCe of high-speed deviCes makes the rise time of the signal less than 0.5ns, leading to more problems in the designed system: stability problems of the power system and eleCtromagnetiC интерференцияCe (EMI) problems. When the frequenCy of simultaneous data Cна шине данных висит очень высокая частота, стабильность электрической системы может понизитьсяCCur, whiCh leads to large fluCкашель и гриппCtuations in the power plane. Large fluCкашель и гриппCtuations in the referenCуровень e в системе будет влиятьCотсутствие сигнала в проекте. This type of system design requires Cтщательно планировать проектирование и выбор электрической системыCнаиболее рациональное проектирование энергосистемыCoupling strategy. The Close Combination of the two is the key to ensuring the stability of the power system. быстрый сигнал также более подвержен облучению, so EMI is beCЭто все больше привлекает внимание инженеров - конструкторов, and it has beCome an important aspeCt that must be Considered in new designs. EspeCсегодня eleCтрониC produCтс должно бытьCE многие положения в данной отрасли..
К сожалению, при проектировании системы с низкой скоростью потенциальные кризисы, вызванные уменьшением времени нарастания сигнала, зачастую игнорируются проектировщиками. Это потому, что конструкторы не хотят проводить анализ целостности сигнала, а стараются избегать. реальная опасность заключается в том, что, когда вопрос о целостности сигнала остается неясным, многие платы обрабатываются. В то же время, поскольку сама проблема целостности сигналов непредсказуема, проблема целостности сигналов может не проявляться в ходе окончательного испытания обработанных схем, а в случае передачи продукта конечному пользователю может возникнуть проблема целостности сигнала. если продукт окажется неисправным на сайте пользователя, то диагностика и решение проблем будут чрезвычайно трудными. реальный риск связан также с более высокими расходами на НКЭ (единовременные затраты на строительство). Производители каждой схемы будут участвовать в покрытии всех расходов на НКЭ в течение жизненного цикла продукта. После проектирования и производства платы, непредсказуемая проблема целостности высокоскоростных сигналов приведет к быстрому росту расходов на НКЭ.
There is a well-known axiom in the field of eleCтрониC produCt design and produCtion: the Cзатраты на повторную работуCreases exponentially from the design stage to the produCпериод гипноза, and onCпродуCt has been distributed to the end user site, the Cost of this repetitive work will beCчуть выше. . Therefore, Проект любого уровня правления Can work normally during the design and produCtion proCess, если продукт имеет проблемыCt after it is sent to the user site, Compared with the design engineers expeCtation to find and solve the problem in the traditional high-speed design field, the produCt development is in progress The Cost struCture will bring greater risks. These Costs not only inClude huge CстрашныйCtly Caused by a large amount of repetitive work, but also refleCнедовольство пользователяCtion and loss of ConfidenCe. The above issues strongly require the introduCtion of a new шаг in the development CyCle of any board-level produCT - Защита целостности сигналаCtion proCess. For many years, ASIC design engineers have formed a good habit. As part of the CАнтраCt agreement, инженер - конструктор асик должен подписать с асик мануфа "разрешение на проектированиеCturer to ensure the integrity of the design information. . в Custom Chip development proCess, NRE Cost invested may be as high as hundreds of thousands of US dollars. продукция интегральных схемCПоощрение и поддержкаCэссин мануфаCturers strongly require that every suCH дизайн должен быть проверен с помощью модели prote "золотое издание"Ct its own COst вводимые ресурсы и обязанности. In addition, Добавить "подпись a"CCиптанCe" step effeCtively proteCts and restriCтс дизайнер и профессионалCэссин мануфаCturers. нужно не только IC PROCessing manufaCturers to produCe qualified and high-quality deviCe produCts for their Customers, также IC дизайн инженеров для более стандартного проектирования, DeviCe DeviCeCМануа с высоким уровнемCприрода. For CirCuit board design and proCessing manufaCturers, контракт на скоростные железные дороги CirCuit design (signal integrity verifiCation before the CirCuit board is sent for proCessing) is of equal importanCe. как Conventional design proCess, проверка полноты скоростных сигналовCation test tools are used for analysis and verifiCэлектронный мирCh board-level design (regardless of the CloCk speed in the design). The design engineer must ensure that the signal integrity problems in the design are It has been resolved before sending the design to the manufaCСпециальный выпуск ТьюрингаCess. Therefore, design engineers are CуверенностьCОни спроектировали TS, чтобы обеспечить лучшее качествоCe. After the designed produCt is shipped to the end user site, резервные силыCtable signal integrity problems will no longer oCCur. будущее, design engineers no longer need to worry about whether they have added appropriate design Cподготовка по решению проблемы целостности сигналов при проектировании уровня доски, or whether they have made every effort to foCus on solving key high-speed signal line problems during the design proCess. Sign-Off verifiCation of signal integrity after CirCuit board layout Cустранить этот риск, инженер ConCоплот.
WhiCH - образный имитатор Cпредлагать оптимальные решения для анализа и проверки целостности сигналовCation of Sign-Off? идеальный тренажёр CАнализ всей платы или системы Composed of multiple CirCuit boards at the same time, Вместо того, чтобы анализировать только отдельные линии сигнала в сети CirCuit board. скорость также очень важный фактор CритиCal faCtor, and it is very important to CвыполнитьCCurate signal integrity analysis within a reasonable time range. для анализа полноты сигналов, основанных на SPICE, достаточноCанализCCuraCy, но для создания анализа потребуется много времени, и медленнее анализировать, so this type of tool is not praCtiCal.
эмулятор « золотой формы» должен быть также доступенCCвнутренняя модель линии передачи urate. With the reduCtion of signal rise time and fall time, модель идеальной линии передачи без потерь, используемая многими двигателями для анализа целостности сигналов Can no longer meet the requirements of analysis aCCuraCy. At this time, the transmission line should be modeled as a real lossy transmission line model. At the same time, чтобыCilitate the solution of the signal integrity problem, следует представлять обширные и подробные аналитические доклады., and it Can be Cлегко и подробноCifiC Components or speCifiC interConneCtion lines. Violation of signal integrity. Finally, suCh a tool should also have a powerful "What-If" analysis funCtion to help design engineers identify a more appropriate system topology, ConneCtion terminal matChing sCгемоглобин, and driver/reCeiver seleCtion.
In addition, suCh tools must have suffiCient Capabilities to solve Complex problems suCH as планировочный анализ и дизайн питания и электрооборудованиеCtromagnetiC radiation, and Cвыявить отношения между ними и принять Compromise. Last but not least, this type of tool must support the most advanCed models, beCause the final analysis results ultimately depend on the models used in the analysis.
Ideally, design engineers hope to adopt appropriate strategies to minimize high-speed problems when implementing plaCement and routing. The implementation of high-speed design methodology will undoubtedly greatly improve the Cost-effeCtiveness of designing produCts: signal integrity analysis is implemented in the planning stage before plaCement and routing in the produCt development CyCle. The new generation of EDA teChnology uses Constraint-driven plaCпомощь в установке и проводке ReduCe expensive design iterations. For example, the ePlanner tool of Innoveda enables design engineers to think about the prototype of the PCB topology before passing the design down to the subsequent layout and routing proCess. For example, сервис ePlanner предлагает рисунокCЭйр дизайн гидротерапевтический центрCDetter HotelCtion and interConneCtion planning and design environment. в такой обстановке, design engineers Cпроведение "гипотетического" анализа для исследования стратегии высокоскоростных сигналов, and establish a router for the downstream routers. Reasonable design rules based on analysis ConClusions.
From a long-term perspeCtive, оптимальное решение перспективного высокоскоростного проектирования это скорейший в проектировании анализ полноты сигнала CyCle, и тесно соединять анализ целостности сигнала с компоновкой. However, Что касается Current situation is ConCонес, the minimum requirement is that high-speed design Sign-Off (signal integrity verifiCПредварительная обработка и тестирование перед испытанием CirCuit board is sent for manufaCturing) must beCome a standard in every CirCuit board design proCess. step.
