PCB Блог - новая технология тестирования PCB

сейчас, с появлением продукции КМИС, Соответствующие установки и испытания панель PCB становиться все труднее. Несмотря на то, что испытание печатных плат по - прежнему осуществляется традиционным методом онлайнового тестирования, Этот метод становится все труднее из - за миниатюризации и упаковки кристаллов. В настоящее время разрабатывается новая техника тестирования - метод проверки границ, Большинство схем АСОК и многие средние устройства уже начали использовать методы проверки на границе для проектирования. технологии BST соответствуют IEEEE 1.....149.1 стандарт и полный набор тестовых решений. на практике, Это не требует сложных и дорогостоящих тестов, и предложил метод тестирования независимо от технологии платы. преимущество использования метода пограничного сканирования при проектировании и изготовлении платы интегральных схем заключается в простом процессе тестирования, значительно сократить время тестирования и диагностики в процессе производства, эксперимент, эксплуатация и техническое обслуживание, это значительно снизило затраты.

1. The basic composition of BST
The BST circuit is constructed in accordance with the IEEE1149.1 стандарт, Включить проверку доступа к каналу TAP и контроллера, регистр команд IR и набор тестовых данных TDR. The test access channel TAP is a 5-pin pin (1-pin is the reset terminal) connector. TAP контроллер 16, which can generate clock signals and various control signals (ie, порождающий тест, переход, пленник, and update signals), для переноса команд или тестовых данных в соответствующий регистр, управление границами.

1.1 Test the clock input terminal TCK
The TCK signal allows the boundary scan portion of the integrated circuit IC to be synchronized with the clock within the system and operate independently.

1.2... Test mode selection input TMS
The test mode selects the TMS pin as the control signal, Он определяет состояние работы регулятора TAP. Необходимо создать TMS перед восходом TCK.

1.3 Test data input terminal TDI
On the rising edge of the test clock pulse TCK, перенос данных через последовательный TDI в регистр команд или в регистр тестовых данных, контроллер TAP определяет, являются ли данные о сдвиге командными или тестовыми.

1.4 Test data output terminal TDO
At the falling edge of the test clock pulse TCK, последовательный вывод данных через TDO через регистр команд или регистр тестовых данных, контроллер TAP определяет, являются ли данные.

2. панель PCB test system
2.1 Test system structure
Its hardware includes a general PC, a BST tester and a serial BST signal cable (a bus with 4 signals, цифры на диаграмме имеют следующее значение:, 2 для TCK, 3 для TMS, and 4 is TDO). тестер подключен к PC через стандартный параллельный порт, подключиться к PCB через последовательный сигнальный кабель. Предполагается, что существует три модуля A, B, & Печать на C, модуль может состоять из одного или нескольких чипов. Они были разработаны на основе IEEE 1149.1 стандарт, То есть, the BS register (the position where the dotted line passes in the module) is added to the I/О - значок чипа, и можно выполнить тест на сканирование границ. Если спроектированные цифровые системы или устройства имеют несколько панель PCBs, можно подключиться панель PCBS - последовательный сигнальный кабель. пользователь может выбирать кристалл, через модуль тестирования программы или весь PCB.

2.2 Principle of test system
Testers can use PC software programming to automatically generate test patterns to detect circuit faults according to the netlist and device model of the панель PCB. PC должен иметь две панели с не менее 32 битами i/О - значок, читать 32 бита/для облегчения чтения и записи. Тестовое программное обеспечение должно включать процессор и исполнительный блок. предварительный процессор считывает тестовые диаграммы и получает их возможное отношение, В результате Группа файлов, включая хранение и управление информацией. исполняемый модуль загружает вышеуказанные файлы, а затем выполняет тест. процесс является первым чтением хранимой информации, поместить данные в порт ввода, чтение данных из соответствующего порта вывода, Сопоставление с ожидаемыми результатами. Если обнаруживается неисправность, создавать неисправность, знак места неисправности, Добавить диагностическую программу, чтобы указать конкретное место неисправности.

2.3 Test content
1) Test the connection of the I/О - значок панель PCB. Потому что я/О - значок панель PCB provide access channels for the tester;
2) Test the integrity of the IC chip on the панель PCB. процесс сборки кристаллов, чип IC может быть поврежден. The built-in self-test and internal test can be used to verify the quality of the chip;
3) Test the open circuit and short circuit faults of the IC chip interconnection on the панель PCB, which can be verified by external tests:
4) Test the integrity of the bus on the панель PCB, с помощью этого теста можно обнаружить неисправность отключения на I/подключенный к шине.
развитие технологии BST, панель PCB тест будет постепенно совершенствоваться. широкое использование программируемых интегральных схем, гибкость и применимость панель PCB тест будет усовершенствован, и соответствующие затраты на тестовую систему будут снижены. Разработчик может панель PCB, логика чипа может быть изменена только с помощью программного обеспечения, для создания общей печатной платы, такой панель PCB можно выполнять различные функции. Вот так, метод проверки развертки границ панель PCB тест более удобный и быстрый, значительно снизить стоимость тестирования.