PCB Блог - Ключевые моменты проектирования PCB - панелей с помощью FPGA

По мере того, как полевые программируемые решетки дверей (FPGA) превращаются в действительно программируемые системы на чипе, задача проектирования печатных плат с помощью этих чипов становится все более сложной. Текущая плотность цепей миллионов дверей и скорость передачи данных приемопередатчиков более 6 Гбит / с, а также другие соображения влияют на работу разработчиков систем по проектированию механических и электрических панелей. Чипы, инкапсуляция чипов и платы представляют собой тесно взаимосвязанную систему, в которой для полной реализации функций FPGA требуется тщательная конструкция платы PCB. При проектировании с использованием высокоскоростных FPGA важно учитывать несколько проблем проектирования до и во время разработки платы. Эти меры включают в себя снижение системного шума путем равномерной фильтрации и распределения достаточной мощности на всех устройствах на PCB; Надлежащим образом соединить сигнальные линии для минимизации отражения; Минимизация помех между линиями следа на указанной пластине; Уменьшение эффекта отскока от заземления и уменьшения VCC (также называемого VCC - впадиной); Правильно соответствует сопротивлению высокоскоростной линии сигнала. Любой, кто разрабатывает IC - пакеты для высокопроизводительных FPGA, должен уделять особое внимание балансу между целостностью сигнала и универсальностью всех пользователей и приложений. Например, устройство Stratix II GX компании Altera упаковано в 1508 - штуцер с рабочим напряжением до 1,2 В и имеет 734 стандартных канала ввода / вывода и 71 канал дифференциального сигнала низкого напряжения (LVDS). Он также имеет 20 высокоскоростных приемопередатчиков, поддерживающих скорость передачи данных до 6.375 Гбит / с. Это позволяет архитектуре поддерживать многие высокоскоростные сети и стандарты шины связи, включая PCI Express и SerialLite II.

При проектировании PCB - панелей пользователь может уменьшить количество последовательных помех, оптимизируя вывод. Сигнальный штырь должен быть как можно ближе к заземленному штырю, чтобы уменьшить длину кольца внутри упаковки, особенно для критически важного высокоскоростного ввода / вывода. В высокоскоростных системах основным источником последовательных помех является индуктивная связь между путями сигнала внутри упаковки. При преобразовании выходного сигнала сигнал должен найти путь возвращения через плоскость питания / заземления. Изменения тока в контуре создают магнитное поле, которое создает шум на других выводах ввода / вывода вблизи контура. Ситуация усугубляется, когда выход преобразуется одновременно. Поскольку чем меньше круг, тем меньше индуктивность, поэтому упаковка источника питания или заземления вблизи каждого высокоскоростного сигнала может свести к минимуму влияние последовательных помех на близлежащий ввод / вывод. Чтобы снизить стоимость панели и улучшить целостность сигнала системы на всех сигнальных путях, необходимо тщательно спроектировать и построить материал панели, слои (укладку) и макет. Отправка сотен сигналов из FPGA на монтажную плату или вокруг нее - сложная задача, требующая использования инструментов EDA для оптимизации выводов и компоновки чипа. Иногда небольшая упаковка FPGA может снизить стоимость пластины, поскольку она уменьшает количество слоев на пластине и другие ограничения обработки пластины. Высокоскоростные пути сигнала на пластине PCB выражаются линиями следа пластины, которые очень чувствительны к прерыванию, такими как перфорация между слоем пластины и соединителем пластины. Эти и другие нарушения снижают скорость края сигнала, что приводит к отражению. Поэтому дизайнеры должны избегать перфорации и перфорации коротких сечений. Если перфорация неизбежна, держите перфорированный вывод как можно короче. При маршрутизации дифференциального сигнала для каждого пути дифференциальной пары используются отверстия той же структуры; Это делает прерывание сигнала, вызванное сквозным отверстием, симмодальным. Если возможно, используйте слепые перфорации на обычных перфорациях или используйте обратные отверстия, потому что потеря корня перфорации уменьшает прерывание.

Чтобы улучшить целостность сигнала часового сигнала, следует придерживаться следующих руководящих принципов: по возможности удерживать сигнал часов на одном слое, прежде чем он будет отправлен на компоненты панели; Всегда используйте плоскость как опорную плоскость. Быстрые граничные сигналы передаются вдоль внутреннего слоя, примыкающего к плоскости заземления, для управления сопротивлением и снижения EMI. Правильно прекращать тактовые сигналы, чтобы минимизировать отражение. Используйте одноранговое отслеживание по часам. Некоторые FPGA, такие как Stratix II серии GX, имеют последовательно подключенные терминальные резисторы на пластине, которые поддерживают несколько стандартов ввода / вывода. Эти пластинчатые резисторы могут быть настроены на однополюсные резисторы 25 или 50 Ом и поддерживать однополюсные стандарты ввода / вывода LVTTL, LVCMOS и SSTL - 18 или SSTL - 2; Кроме того, 100 Ом LVDS и HyperTransport вводят дифференциальные согласующие резисторы на пластинах поддержки. Дифференциальный приемопередатчик I / O имеет резистор на пластине, который может быть запрограммирован на 100, 120 или 150 Ом и автоматически откалиброван и отражен. Использование внутренних резисторов вместо внешних устройств имеет несколько преимуществ для системы. Терминал на пластине улучшает целостность сигнала, устраняя эффект вывода и реализуя отражение на линии передачи. Подключение к верхней части пластины также минимизирует количество необходимых внешних компонентов, позволяя дизайнерам использовать меньше резисторов, меньше следов пластины и меньше пространства для пластины. Таким образом, можно упростить макет, сократить цикл проектирования и снизить стоимость системы. Из - за меньшего количества компонентов на панели также повысилась надежность панели. В конструкции монтажных плат есть несколько руководств по микрополосной и ленточной проводке, чтобы свести к минимуму последовательные помехи. Для двухполосной схемы проводка проводится на двухслойной внутренней панели с опорой напряжения с обеих сторон. На этом этапе все провода соседних слоев используют технологию ортогональной проводки для максимизации среды между двумя сигнальными слоями. Толщина материала и нормализация расстояния между каждым сигнальным слоем и соседней опорной плоскостью при сохранении требуемого сопротивления. расстояние между следами микрополосной или полосчатой проводки не менее чем в три раза превышает толщину диэлектрического слоя между пластинами; Предварительное моделирование их поведения с помощью инструментов моделирования. Для критически важных высокоскоростных сетей используется дифференциальная топология, а не однополюсная топология, чтобы свести к минимуму влияние конформного шума. В пределах проектных ограничений попробуйте согласовать положительные и отрицательные выводы пути дифференциального сигнала. Для уменьшения эффекта связи сигнала на одном конце сохраняется соответствующее расстояние (более чем в три раза больше ширины линии следа) или проводка на разных слоях пластины (проводка в соседних слоях ортогональна). Кроме того, использование инструментов моделирования является хорошим способом удовлетворения требований к расстоянию. Минимизировать параллельную длину между сигнальными терминалами.

В то же время шум преобразования, часы и скорость передачи данных I / O увеличиваются с соответствующим уменьшением количества переходов на выходе и соответствующим увеличением переходных токов во время разряда и зарядки сигнального канала. Эти токи приводят к отскоку от заземления на уровне пластины, то есть мгновенному повышению / снижению напряжения заземления / Vcc. Большой переходный ток от неидеального источника питания может привести к мгновенному падению Vcc (Vcc падает или падает). Ниже приведены несколько хороших правил проектирования платы, чтобы помочь уменьшить влияние этих одновременных переходных шумов. Настройка неиспользуемых выводов ввода / вывода на выход и приведение их в движение на низком уровне, чтобы уменьшить отскок от заземления. Минимизируйте количество выводов одновременного преобразования и равномерно распределите их в разделе FPGA I / O. Когда нет необходимости в высокой скорости края, на выходе FPGA используется низкая скорость преобразования. Vcc помещается между многослойными слоями заземления, чтобы устранить влияние высокоскоростных трасс на каждый слой. Все слои пластины предназначены для VCC и заземления, чтобы эти плоскости имели сопротивление и индуктивность, обеспечивали источники низкой индуктивности с низкой емкостью и шумом и возвращали логические сигналы на сигнальных слоях, прилегающих к этим плоскостям.

Высокоскоростные приемопередатчики FPGA делают его эффективным программным компонентом на чипе, но они также создают уникальные проблемы для дизайнеров плат. Ключевой проблемой, особенно связанной с макетом, является потеря передачи, связанная с частотой, которая в основном вызвана эффектом скининга и диэлектрическими потерями. Когда высокочастотные сигналы загружаются и передаются на поверхность проводника (например, след пластины PCB), эффект скининга возникает из - за самоиндукции провода. Этот эффект уменьшает эффективную площадь проводимости провода и уменьшает высокочастотную составляющую сигнала. Диэлектрические потери вызваны конденсаторным эффектом диэлектрического материала между слоями. Кодерные эффекты пропорциональны квадратному корню частоты, а диэлектрические потери пропорциональны частоте; Таким образом, диэлектрическая потеря является основным механизмом потерь для ослабления высокочастотного сигнала. Чем выше скорость передачи данных, тем серьезнее эффект скининга и потеря диэлектрика. Снижение уровня сигнала на линии связи приемлемо для системы 1 Гбит / с, но неприемлемо для системы 6 Гбит / с.

Тем не менее, современные приемопередатчики имеют функцию предварительного усиления передатчика и балансировки приемника для компенсации искажений высокочастотного канала. Они также повышают целостность сигнала и уменьшают ограничения длины отслеживания. Эти технологии регулирования сигналов продлевают срок службы стандартного материала FR - 4 и поддерживают более высокие скорости передачи данных. Из - за ослабления сигнала в материале FR - 4 допустимая длина следа ограничена несколькими дюймами при работе на уровне 6.375 Гбит / с. Предварительное усиление и равновесие могут расширить его до более чем 40 дюймов. Программируемое предварительное увеличение и выравнивание интегрируются в некоторые высокопроизводительные FPGA, такие как устройства Stratix II GX, которые позволяют использовать материалы FR - 4 и смягчают ограничения макета, такие как длина трассировки, что снижает стоимость платы. Функция предварительного отягчения может эффективно увеличить высокочастотную составляющую сигнала. Четырехтактная схема предварительного отжима в Stratix II GX уменьшает рассеяние компонентов сигнала (пространственное расширение от одного бита к другому). Схема предварительного отягчения обеспечивает 500% предварительного отжима, каждый отвод может быть оптимизирован до 16 уровней в зависимости от скорости передачи данных, длины следа и характеристик канала. В дополнение к входному уровню усиления, устройство также позволяет дизайнерам панелей использовать любой из 16 уровней эквалайзера для преодоления потерь пластины, что дает равновесный уровень 17 дБ. Сбалансировка и предварительное отягчение могут использоваться в концертной среде или могут быть оптимизированы отдельно для конкретных каналов связи. Дизайнеры могут изменять уровни предварительного усиления и равновесия в FPGA Stratix II GX во время работы системы или при настройке карты после вставки задней панели или другого ящика. Это дает разработчикам систем возможность автоматически устанавливать уровни предварительного увеличения и равновесия в качестве заданных значений. В качестве альтернативы, эти значения могут быть определены в зависимости от динамики слотов, вставленных платой в коробку или заднюю панель. Проблемы EMI, вызванные печатной платой, и отладка EMI прямо пропорциональны изменениям тока или напряжения со временем и последовательной индуктивности цепи. Высокоэффективная конструкция платы может свести к минимуму EMI, но не обязательно полностью устранить его. Устранение « захватчиков» или « горячих» сигналов и отправка сигналов при правильной опорной плоскости также помогает уменьшить EMI, а использование поверхностных компонентов, распространенных на современном рынке, также является способом уменьшить EMI. Отладка и тестирование сложных высокоскоростных конструкций PCB - панелей становится все более сложной задачей, поскольку некоторые традиционные методы отладки панелей, такие как тестовые зонды и тестеры « гвоздевого станка», могут не подходить для этих конструкций. Этот новый высокоскоростной дизайн может использовать инструмент тестирования JTAG, который имеет встроенные функции самоконтроля и программирования, которые FPGA может иметь. Дизайнеры должны использовать те же руководящие принципы, чтобы настроить сигналы, вводимые в часы тестирования JTAG (TCK), как системные часы. Кроме того, важно поддерживать минимальную длину отслеживания цепочки сканирования JTAG между выходом тестовых данных одного устройства и входом тестовых данных другого устройства.

Успешное проектирование с использованием встроенных высокоскоростных FPGA требует обширной практики проектирования высокоскоростных панелей, а также твердого понимания функций FPGA, таких как штыри, материалы для панелей и стеки, макет панелей и режим концевого соединения. Также важно правильно использовать предварительное увеличение и балансировку встроенных приемопередатчиков. В сочетании с вышеуказанными моментами был реализован надежный дизайн со стабильной производительностью. Тщательное рассмотрение всех этих факторов в сочетании с соответствующим моделированием и анализом может уменьшить вероятность неожиданности прототипа PCB - платы и помочь уменьшить давление на проект разработки панели.