Công nghệ PCB - Bốn khía cạnh cần lưu ý trong thiết kế bảng mạch tốc độ cao

Bài viết này giải thích làm thế nào những thay đổi trong quá trình này có thể dẫn đến những thay đổi trong trở kháng thực tế và làm thế nào một bộ giải trường chính xác có thể được sử dụng để dự đoán hiện tượng này. Ngay cả khi không có thay đổi quy trình, các yếu tố khác có thể gây ra trở kháng thực tế rất khác nhau. Khi thiết kế bảng mạch tốc độ cao, các công cụ thiết kế tự động đôi khi không thể phát hiện ra vấn đề không rõ ràng nhưng rất quan trọng này. Tuy nhiên, vấn đề này có thể tránh được bằng cách thực hiện một số bước trong giai đoạn đầu của thiết kế. Kỹ thuật này được gọi là "thiết kế phòng thủ".

Số lượng stack

Một cấu trúc xếp chồng tốt là biện pháp phòng ngừa tốt nhất để giải quyết hầu hết các vấn đề về tính toàn vẹn tín hiệu và các vấn đề EMC và là vấn đề mà mọi người hiểu lầm nhiều nhất. Dưới đây là một vài yếu tố đang diễn ra, và một cách tốt để giải quyết một vấn đề có thể làm trầm trọng thêm những vấn đề khác. Nhiều nhà cung cấp thiết kế hệ thống sẽ đề nghị ít nhất một mặt phẳng liên tục trong bảng mạch để kiểm soát trở kháng đặc trưng và chất lượng tín hiệu. Đó là một lời khuyên tốt miễn là chi phí có thể đủ khả năng. Các chuyên gia tư vấn EMC thường đề nghị đặt một chất làm đầy mặt đất hoặc hình thành ở các lớp bên ngoài để kiểm soát bức xạ điện từ và độ nhạy cảm với nhiễu điện từ. Đây cũng là một lời khuyên tốt trong một số trường hợp.

Hình 1: Phân tích các vấn đề tín hiệu trong cấu trúc xếp chồng với mô hình điện dung

Tuy nhiên, phương pháp này có thể gây rắc rối trong một số thiết kế phổ biến do dòng điện thoáng qua. Đầu tiên, chúng ta hãy xem xét trường hợp đơn giản của một cặp mặt phẳng nguồn/mặt đất: nó có thể được coi là một tụ điện. Người ta có thể nghĩ rằng các lớp năng lượng và hình thành là hai tấm của tụ điện. Để có được giá trị điện dung lớn hơn, cần phải di chuyển cả hai tấm gần nhau hơn (khoảng cách D) và tăng hằng số điện môi (λ¼râ¼). Điện dung càng lớn, trở kháng càng thấp, đó chính xác là những gì chúng ta muốn vì nó có thể ức chế tiếng ồn. Bất kể các lớp khác được sắp xếp như thế nào, các lớp năng lượng chính và các lớp tiếp xúc phải liền kề và nằm ở giữa ngăn xếp. Nếu khoảng cách giữa tầng điện và tầng hình thành lớn hơn, nó sẽ tạo ra một vòng lặp hiện tại lớn hơn và mang lại nhiều tiếng ồn. Đối với bảng 8 lớp, việc đặt lớp điện ở một bên và đặt lớp nối ở phía bên kia có thể gây ra các vấn đề sau:

1. Crosstalk tối đa. Do sự gia tăng khả năng tương điện, crosstalk giữa các lớp tín hiệu lớn hơn crosstalk của chính lớp đó.

2. Lượng phát hành lớn nhất. Dòng điện chạy xung quanh và song song với tín hiệu của mỗi mặt phẳng cung cấp năng lượng, với một lượng lớn dòng điện đi vào mặt phẳng cung cấp năng lượng chính và trở lại thông qua mặt đất. Đặc tính EMC sẽ xấu đi do sự gia tăng dòng điện tuần hoàn.

3. Mất kiểm soát trở kháng. Tín hiệu càng ở xa lớp điều khiển, độ chính xác của điều khiển trở kháng càng thấp do các dây dẫn khác xung quanh nó.

4. Nó có thể làm tăng chi phí của sản phẩm vì nó dễ dàng gây ra ngắn mạch hàn.

Chúng ta phải lựa chọn giữa hiệu suất và chi phí, vậy làm thế nào để sắp xếp bảng mạch kỹ thuật số cho các tính năng SI và EMC tốt nhất?

Sự phân bố của mỗi lớp PCB thường đối xứng. Không nên đặt nhiều hơn hai lớp tín hiệu cạnh nhau; Nếu không, kiểm soát SI sẽ bị mất phần lớn. Tốt nhất là đặt các lớp tín hiệu bên trong đối xứng theo cặp. Trừ khi một số tín hiệu yêu cầu định tuyến đến thiết bị SMT, chúng ta nên giảm thiểu việc định tuyến tín hiệu ở các lớp bên ngoài.

Hình 2: Bước đầu tiên của một giải pháp thiết kế tốt là thiết kế laminate đúng cách

Đối với bảng mạch có nhiều lớp hơn, chúng ta có thể lặp lại phương pháp đặt này nhiều lần. Các lớp năng lượng bổ sung và hình thành cũng có thể được thêm vào; Chỉ cần đảm bảo rằng không có cặp tín hiệu nào tồn tại giữa hai lớp năng lượng.

Hệ thống dây của tín hiệu tốc độ cao nên được bố trí trong cùng một cặp tín hiệu lớp; Trừ khi phải vi phạm nguyên tắc này do kết nối của thiết bị SMT. Tất cả các dấu vết của tín hiệu nên có một đường dẫn trở lại chung (tức là mặt phẳng mặt đất). Có hai ý tưởng và cách tiếp cận để đánh giá hai tầng nào có thể được coi là một cặp:

1. Đảm bảo rằng tín hiệu trở lại chính xác như nhau ở khoảng cách bằng nhau. Điều này có nghĩa là tín hiệu phải được định tuyến đối xứng ở cả hai bên của mặt phẳng mặt đất bên trong. Ưu điểm của việc này là dễ dàng kiểm soát trở kháng và lưu thông hiện tại; Nhược điểm là có nhiều lỗ thủng trên các tầng tiếp đất và có một số lớp vô dụng.

2. Hai lớp tín hiệu của hệ thống dây điện liền kề. Ưu điểm là có thể kiểm soát quá mức trong hệ thống dây điện đến mức tối thiểu (sử dụng quá mức chôn); Nhược điểm là đối với một số tín hiệu chính, phương pháp này ít hiệu quả hơn.

Trong phương pháp thứ hai, các kết nối nối đất được sử dụng để lái xe và nhận tín hiệu nên được kết nối trực tiếp tốt hơn với các lớp liền kề với lớp cáp tín hiệu. Như một nguyên tắc dây đơn giản, chiều rộng dây bề mặt tính bằng inch phải nhỏ hơn một phần ba thời gian tăng tốc của ổ đĩa tính bằng nano giây (ví dụ: chiều rộng dây của TTL tốc độ cao là 1 inch).

Nếu được cung cấp bởi nhiều nguồn điện, các lớp nối phải được đặt giữa các đường dây điện để tách chúng ra. Tụ điện không thể được hình thành để tránh khớp nối AC giữa các nguồn điện.

Các biện pháp trên đều nhằm giảm lưu thông và nhiễu xuyên âm, tăng cường khả năng kiểm soát trở kháng. Mặt phẳng mặt đất cũng sẽ tạo thành một "hộp che chắn" EMC hiệu quả. Diện tích bề mặt không sử dụng có thể được hình thành thành các tầng với điều kiện xem xét ảnh hưởng của trở kháng đặc trưng.

Trở kháng đặc trưng

Một cấu trúc xếp chồng tốt có thể kiểm soát hiệu quả trở kháng và hệ thống dây điện của nó có thể tạo thành một cấu trúc đường truyền dễ hiểu và có thể dự đoán được. Các công cụ giải pháp tại chỗ có thể xử lý các vấn đề như vậy rất tốt và cung cấp cho bạn kết quả khá chính xác miễn là số lượng biến được giữ ở mức tối thiểu.

Tuy nhiên, điều này không nhất thiết phải như vậy khi ba hoặc nhiều tín hiệu chồng lên nhau, vì những lý do tinh tế. Giá trị trở kháng mục tiêu phụ thuộc vào công nghệ xử lý của thiết bị. Công nghệ CMOS tốc độ cao thường có thể đạt khoảng 70 angstrom; Các thiết bị TTL tốc độ cao thường có thể đạt khoảng 80 đến 100 đảo. Vì các giá trị trở kháng thường có ảnh hưởng lớn đến dung lượng tiếng ồn và chuyển đổi tín hiệu, nên phải rất cẩn thận khi lựa chọn trở kháng; Sổ tay sản phẩm nên cung cấp hướng dẫn này.

Có hai loại vấn đề có thể gặp phải với kết quả ban đầu của các công cụ giải quyết tại chỗ. Đầu tiên là vấn đề tầm nhìn bị hạn chế. Công cụ Field Solutions chỉ phân tích tác động của các dấu vết gần đó, không tính đến các dấu vết không song song trên các lớp khác ảnh hưởng đến trở kháng. Các công cụ giải quyết trường không thể biết chi tiết trước khi định tuyến, tức là khi phân bổ chiều rộng dấu vết, nhưng các phương pháp sắp xếp theo cặp ở trên có thể giảm thiểu vấn đề này.

Điều đáng nói là ảnh hưởng của mặt phẳng năng lượng cục bộ. Sau khi cáp, bảng mạch bên ngoài thường được đóng gói với dây đồng nối đất, có lợi cho việc ức chế EMI và mạ cân bằng. Nếu một biện pháp như vậy chỉ được thực hiện đối với các lớp bên ngoài, cấu trúc chồng được đề xuất trong bài viết này sẽ có tác động rất nhỏ đến trở kháng đặc trưng.

Hiệu quả của việc sử dụng nhiều lớp tín hiệu liền kề là rất đáng chú ý. Một số công cụ giải pháp thực địa không thể phát hiện ra sự hiện diện của lá đồng vì nó chỉ có thể kiểm tra dòng in và toàn bộ lớp, do đó kết quả phân tích trở kháng là không chính xác. Khi có kim loại trên một lớp liền kề, nó hoạt động như một lớp nối đất ít đáng tin cậy hơn. Nếu trở kháng quá thấp, dòng điện tức thời có thể lớn, đây là một vấn đề EMI thực tế và nhạy cảm.

Một lý do khác khiến công cụ phân tích trở kháng thất bại là tụ điện phân tán. Các công cụ phân tích này thường không phản ánh ảnh hưởng của pin và quá lỗ (hiệu ứng này thường được phân tích bằng trình mô phỏng). Hiệu ứng này có thể rất đáng kể, đặc biệt là ở mặt sau. Lý do rất đơn giản: Trở kháng đặc trưng thường có thể được tính bằng công thức sau: A L/C

Trong đó, L và C lần lượt là điện cảm và điện dung trên mỗi đơn vị chiều dài.

Nếu các chân được sắp xếp đồng đều, điện dung bổ sung sẽ ảnh hưởng lớn đến kết quả tính toán. Công thức sẽ trở thành: ã L/(C+C')

C là điện dung pin trên một đơn vị chiều dài.

Nếu đầu nối được kết nối theo đường thẳng như tấm nền, bạn có thể sử dụng tổng dung dòng và tổng dung pin (ngoại trừ pin đầu tiên và cuối cùng). Bằng cách này, trở kháng hiệu quả sẽ giảm và thậm chí có thể giảm từ 80 xuống 8. Để tìm giá trị hợp lệ, bạn cần chia giá trị trở kháng ban đầu cho: â (1+C'/C)

Tính toán này rất quan trọng đối với việc lựa chọn thành phần.

Trì hoãn

Khi mô phỏng, điện dung của các thành phần và gói nên được xem xét (và đôi khi bao gồm cả cảm ứng). Có hai vấn đề cần lưu ý: Thứ nhất, trình mô phỏng có thể không mô phỏng đúng tụ điện phân tán; Thứ hai, cần chú ý đến ảnh hưởng của các điều kiện sản xuất khác nhau đối với các lớp không hoàn chỉnh và dấu vết không song song. Nhiều công cụ giải pháp tại chỗ không thể phân tích phân phối ngăn xếp mà không có công suất đầy đủ hoặc hệ thống. Tuy nhiên, nếu có sự hình thành liền kề với lớp tín hiệu, thì độ trễ tính toán sẽ khá tệ, chẳng hạn như tụ điện, với độ trễ tối đa; Điều này thậm chí còn nghiêm trọng hơn nếu có nhiều dây nối đất và lá đồng VCC trên cả hai lớp của bảng điều khiển kép. Nếu quá trình này không được tự động hóa, việc thiết lập những thứ này trong hệ thống CAD sẽ rất khó hiểu.

EMC

Có rất nhiều yếu tố ảnh hưởng đến EMC, nhiều trong số đó thường không được phân tích. Ngay cả khi chúng được phân tích, thường là quá muộn sau khi thiết kế được hoàn thành. Dưới đây là một số yếu tố ảnh hưởng đến EMC:

1. Khoảng trống trong mặt phẳng công suất tạo thành ăng ten với một phần tư bước sóng. Phương pháp khoan nên được sử dụng cho những dịp cần lắp đặt rãnh trên thùng chứa kim loại.

2. Yếu tố cảm ứng. Tôi đã từng gặp một nhà thiết kế tuân theo tất cả các quy tắc thiết kế và thực hiện các mô phỏng, nhưng bảng mạch của anh ấy vẫn có rất nhiều tín hiệu bức xạ. Lý do là ở tầng trên cùng có hai cuộn cảm được đặt song song với nhau để tạo thành một máy biến áp.

3. Do ảnh hưởng của mặt phẳng mặt đất không đầy đủ, trở kháng thấp của lớp bên trong dẫn đến dòng điện thoáng qua lớn ở lớp bên ngoài.

Hầu hết những vấn đề này có thể tránh được bằng cách áp dụng thiết kế phòng thủ. Đầu tiên, cần có cấu trúc xếp chồng phù hợp và chiến lược định tuyến để có một khởi đầu tốt.

Một số vấn đề cơ bản không liên quan ở đây, chẳng hạn như cấu trúc liên kết mạng, nguyên nhân biến dạng tín hiệu và phương pháp tính toán nhiễu xuyên âm; Chỉ phân tích một số vấn đề nhạy cảm để giúp người đọc áp dụng kết quả thu được từ hệ thống EDA. Bất kỳ phân tích nào cũng phụ thuộc vào mô hình được sử dụng và các yếu tố chưa được phân tích cũng có thể ảnh hưởng đến kết quả. Quá phức tạp cũng giống như quá không chính xác. Tránh thay đổi tham số quá nhiều (chẳng hạn như chiều rộng đường in, v.v.) sẽ giúp thiết kế gọn gàng và nhất quán.