Công nghệ PCB - Một số vấn đề khó khăn liên quan đến PCB tốc độ cao

1. Làm thế nào để xem xét kết hợp trở kháng khi thiết kế sơ đồ thiết kế PCB tốc độ cao?

Trở kháng phù hợp là một trong những yếu tố thiết kế khi thiết kế mạch PCB tốc độ cao. Các giá trị trở kháng có mối quan hệ tuyệt đối với các phương pháp định tuyến, chẳng hạn như đi bộ trên lớp bề mặt (microband) hoặc lớp bên trong (ribbon/double band), khoảng cách đến lớp tham chiếu (lớp nguồn hoặc lớp hình thành), chiều rộng định tuyến, vật liệu PCB, v.v. Cả hai đều ảnh hưởng đến giá trị trở kháng đặc trưng của dấu vết. Đó là, giá trị trở kháng chỉ có thể được xác định sau khi dây. Thông thường, do những hạn chế của mô hình mạch hoặc thuật toán toán học được sử dụng, phần mềm mô phỏng không thể xem xét một số điều kiện dây với trở kháng không liên tục. Tại thời điểm này, chỉ có một số thiết bị đầu cuối (thiết bị đầu cuối) có thể được giữ lại trên sơ đồ, chẳng hạn như điện trở nối tiếp. Giảm thiểu ảnh hưởng của sự gián đoạn trở kháng dấu vết. Cách thực sự để giải quyết vấn đề này là cố gắng tránh sự gián đoạn trở kháng trong khi đi dây.

2. Khi có nhiều khối chức năng kỹ thuật số/analog trong bảng mạch PCB, phương pháp truyền thống là tách mặt đất kỹ thuật số/analog. Lý do là gì?

Lý do để tách đất kỹ thuật số/analog là vì các mạch kỹ thuật số tạo ra tiếng ồn cả trong nguồn và trên mặt đất khi chuyển đổi giữa tiềm năng cao và thấp. Kích thước của tiếng ồn có liên quan đến tốc độ của tín hiệu và kích thước của dòng điện. Nếu mặt phẳng mặt đất không được phân chia, các mạch khu vực kỹ thuật số tạo ra tiếng ồn tương đối lớn và mạch khu vực tương tự rất gần, ngay cả khi tín hiệu digital-mode không bị cắt, tín hiệu tương tự vẫn bị nhiễu bởi tiếng ồn mặt đất. Đó là, phương pháp nối đất digital-mode không thể tách rời chỉ có thể được sử dụng khi vùng mạch analog cách xa vùng mạch kỹ thuật số tạo ra tiếng ồn lớn.

Trong thiết kế PCB tốc độ cao, các nhà thiết kế nên xem xét những khía cạnh nào của các quy tắc EMC và EMI?

Nói chung, thiết kế EMI/EMC đòi hỏi phải xem xét cả khía cạnh bức xạ và dẫn. Cái trước thuộc về phần tần số cao (>30MHz) và cái sau thuộc về phần tần số thấp (<30MHz). Vì vậy, bạn không thể chỉ tập trung vào tần số cao và bỏ qua phần tần số thấp. Một thiết kế EMI/EMC tốt phải xem xét vị trí của thiết bị, sắp xếp xếp xếp PCB, phương pháp kết nối quan trọng, lựa chọn thiết bị, v.v. khi bắt đầu bố cục. Nếu không có sự sắp xếp tốt hơn trước, nó sẽ được giải quyết sau. Nó sẽ nhân đôi và tăng chi phí. Ví dụ, máy phát đồng hồ không nên được đặt càng gần đầu nối bên ngoài càng tốt. Tín hiệu tốc độ cao nên được truyền đến lớp bên trong càng nhiều càng tốt. Chú ý đến kết hợp trở kháng đặc trưng và tính liên tục của lớp tham chiếu để giảm phản xạ. Tốc độ chuyển đổi tín hiệu được đẩy bởi thiết bị phải càng nhỏ càng tốt để giảm chiều cao. Thành phần tần số, khi chọn tụ điện tách/bỏ qua, hãy chú ý xem đáp ứng tần số có phù hợp với yêu cầu hay không để giảm tiếng ồn trên mặt phẳng nguồn. Ngoài ra, hãy chú ý đến đường dẫn trở lại của dòng tín hiệu tần số cao, làm cho khu vực vòng lặp càng nhỏ càng tốt (tức là trở kháng vòng lặp càng nhỏ càng tốt) để giảm bức xạ. Mặt đất cũng có thể được chia thành các phạm vi kiểm soát tiếng ồn tần số cao. Cuối cùng, chọn đúng mặt đất khung giữa PCB và khung máy.

4. Khi làm bảng PCB, để giảm nhiễu, dây nối đất có nên hình thành hình thức đóng và hình thức không?

Khi làm bảng PCB, diện tích vòng lặp thường được giảm để giảm nhiễu. Khi đặt các đường đất, chúng không nên được đặt ở dạng kín, nhưng tốt nhất là sắp xếp chúng theo hình nhánh và nên tăng diện tích mặt đất càng nhiều càng tốt.

5. Làm thế nào để điều chỉnh topo định tuyến để cải thiện tính toàn vẹn tín hiệu?

Hướng tín hiệu mạng này phức tạp hơn vì ảnh hưởng topo là khác nhau đối với tín hiệu một chiều, hai chiều và các cấp độ khác nhau, và rất khó để nói topo nào là tốt cho chất lượng tín hiệu. Ngoài ra, trong quá trình tiền mô phỏng, cấu trúc liên kết nào được áp dụng đòi hỏi các kỹ sư phải hiểu nguyên tắc mạch, loại tín hiệu và thậm chí khó khăn như thế nào để định tuyến.

Làm thế nào để xử lý bố trí và định tuyến PCB để đảm bảo sự ổn định của tín hiệu trên 100M?

Chìa khóa để định tuyến tín hiệu kỹ thuật số tốc độ cao là giảm tác động của đường truyền đến chất lượng tín hiệu. Do đó, bố cục của các tín hiệu tốc độ cao trên 100M yêu cầu dấu vết tín hiệu càng ngắn càng tốt. Trong các mạch kỹ thuật số, tín hiệu tốc độ cao được xác định bởi thời gian trễ tăng tín hiệu. Ngoài ra, các loại tín hiệu khác nhau (như TTL, GTL, LVTTL) có các phương pháp khác nhau để đảm bảo chất lượng tín hiệu.