Công nghệ PCB - Tốc độ cao PCB kiểm soát và thiết kế tương thích điện từ

(1) Những thách thức đối với thiết kế hệ thống điện tử

Với sự gia tăng lớn về độ phức tạp và tích hợp của thiết kế hệ thống, các nhà thiết kế hệ thống điện tử đang làm việc trên các thiết kế mạch trên 100 MHZ và các xe buýt đã hoạt động ở hoặc vượt quá 50 MHZ và một số thậm chí vượt quá 100 MHZ. Hiện tại, khoảng 50% thiết kế có xung nhịp trên 50 MHz và gần 20% có xung nhịp trên 120 MHz.

Khi hệ thống hoạt động ở 50MHz, các vấn đề về hiệu ứng đường truyền và tính toàn vẹn của tín hiệu xảy ra; Khi đồng hồ hệ thống đạt 120MHz, PCB được thiết kế dựa trên các phương pháp truyền thống sẽ không hoạt động trừ khi sử dụng kiến thức thiết kế mạch tốc độ cao. Do đó, công nghệ thiết kế mạch tốc độ cao đã trở thành phương pháp thiết kế bắt buộc đối với các nhà thiết kế hệ thống điện tử. Khả năng kiểm soát quá trình thiết kế chỉ có thể đạt được bằng cách sử dụng các kỹ thuật thiết kế của nhà thiết kế mạch tốc độ cao.

(2) Mạch tốc độ cao là gì

Người ta thường nghĩ rằng nếu tần số của một mạch logic kỹ thuật số đạt hoặc vượt quá 45 MHZ~50 MHZ và các mạch hoạt động trên tần số này đã chiếm một phần nhất định của toàn bộ hệ thống điện tử (ví dụ: 1/3), nó được gọi là mạch tốc độ cao.

Trên thực tế, tần số hài hòa ở các cạnh của tín hiệu cao hơn tần số của chính tín hiệu. Đó là dọc theo tăng và giảm của tín hiệu (hoặc nhảy tín hiệu) dẫn đến kết quả không mong muốn trong truyền tín hiệu. Do đó, người ta thường tin rằng các tín hiệu này được coi là tín hiệu tốc độ cao và tạo ra hiệu ứng đường truyền nếu độ trễ đường truyền lớn hơn 1/2 thời gian tăng của đầu điều khiển tín hiệu kỹ thuật số.

Việc truyền tín hiệu xảy ra tại thời điểm trạng thái tín hiệu thay đổi, chẳng hạn như thời gian tăng hoặc giảm. Tín hiệu đi qua một khoảng thời gian cố định từ đầu truyền động đến đầu nhận. Nếu thời gian truyền ít hơn 1/2 thời gian tăng hoặc giảm, tín hiệu phản xạ từ đầu nhận sẽ đến đầu lái trước khi trạng thái tín hiệu thay đổi. Thay vào đó, tín hiệu phản xạ sẽ đến cuối ổ đĩa sau khi trạng thái tín hiệu thay đổi. Nếu tín hiệu phản xạ mạnh, dạng sóng chồng lên nhau có thể thay đổi trạng thái logic.

(3) Xác định tín hiệu tốc độ cao

Ở trên, chúng tôi đã xác định điều kiện tiên quyết để hiệu ứng đường truyền xảy ra, nhưng làm thế nào để chúng ta biết nếu độ trễ đường truyền lớn hơn 1/2 thời gian tăng tín hiệu đầu lái? Nói chung, giá trị điển hình của thời gian tăng tín hiệu có thể được đưa ra trong hướng dẫn sử dụng thiết bị và thời gian truyền tín hiệu được xác định bởi độ dài dây thực tế trong thiết kế PCB. Biểu đồ dưới đây cho thấy sự tương ứng giữa thời gian tăng tín hiệu và độ dài cáp cho phép (độ trễ).

Độ trễ trên mỗi inch trên PCB là 0,167ns. Tuy nhiên, độ trễ tăng lên nếu cáp mạng có nhiều lỗ thông qua, nhiều chân thiết bị và nhiều ràng buộc. Thông thường, thời gian tăng tín hiệu cho các thiết bị logic tốc độ cao là khoảng 0,2ns. Nếu có chip GaAs trên bo mạch, chiều dài dây tối đa là 7,62mm.

Đặt Tr là thời gian tăng tín hiệu và Tpd là độ trễ truyền tín hiệu. Nếu tr4tpd, tín hiệu rơi vào vùng an toàn. Nếu 2Tpd → 4Tpd, tín hiệu rơi vào vùng không chắc chắn. Nếu Tr2Tpd, tín hiệu rơi vào khu vực có vấn đề. Đối với các tín hiệu rơi vào các khu vực không chắc chắn và các khu vực có vấn đề, nên sử dụng phương pháp cáp tốc độ cao.

(4) Đường truyền là gì

Dấu vết trên bảng PCB có thể tương đương với điện dung nối tiếp và song song, điện trở và cấu trúc cảm ứng được hiển thị trong hình dưới đây. Giá trị điển hình của điện trở nối tiếp là 0,25-0,55 ohm/ft. Do lớp cách điện, điện trở của điện trở song song thường cao. Sau khi điện trở ký sinh, điện dung và cảm ứng được thêm vào cáp PCB thực tế, trở kháng cuối cùng trên cáp được gọi là trở kháng đặc trưng Zo. Đường kính dây càng rộng, càng gần nguồn điện/dây mặt đất, hoặc hằng số điện môi của lớp cách ly càng cao, trở kháng đặc tính càng nhỏ. Nếu trở kháng của đường truyền và đầu nhận không phù hợp, trạng thái ổn định cuối cùng của tín hiệu hiện tại và tín hiệu đầu ra sẽ khác nhau, điều này dẫn đến tín hiệu bị phản xạ ở đầu nhận và tín hiệu phản xạ này sẽ được truyền trở lại đầu truyền tín hiệu và phản xạ lại một lần nữa. Khi năng lượng giảm, biên độ của tín hiệu phản xạ sẽ giảm cho đến khi điện áp và dòng điện của tín hiệu ổn định. Hiệu ứng này được gọi là dao động và dao động của tín hiệu thường có thể được nhìn thấy dọc theo cả hai tăng và giảm của tín hiệu.

(5) Hiệu ứng đường truyền

Mô hình đường truyền dựa trên định nghĩa trên, kết hợp với nhau, đường truyền sẽ có tác động sau đây đến toàn bộ thiết kế mạch.

Tín hiệu phản xạ

Lỗi trễ và hẹn giờ

Lặp đi lặp lại vượt qua ngưỡng mức logic sai chuyển đổi giả

¢ Quá điều chỉnh/Dưới điều chỉnh

Tiếng ồn gây ra (hoặc Crosstalk)

Bức xạ EMI

5.1 Tín hiệu phản xạ

Nếu dấu vết không được chấm dứt đúng cách (khớp với thiết bị đầu cuối), xung tín hiệu từ đầu ổ đĩa được phản xạ ở đầu nhận, dẫn đến ảnh hưởng không mong muốn và làm méo đường viền tín hiệu. Khi biến dạng là rất đáng kể, nó có thể dẫn đến một loạt các lỗi và dẫn đến thiết kế thất bại. Đồng thời, độ nhạy của tín hiệu biến dạng đối với tiếng ồn tăng lên, điều này cũng có thể dẫn đến thất bại trong thiết kế. Nếu những điều trên không được xem xét đầy đủ, EMI sẽ tăng lên đáng kể, điều này sẽ không chỉ ảnh hưởng đến kết quả của thiết kế riêng của nó mà còn gây ra sự cố cho toàn bộ hệ thống.

Nguyên nhân chính của tín hiệu phản xạ là: dấu vết quá dài; Các đường truyền không được kết thúc bằng phù hợp, điện dung hoặc cảm ứng quá mức và không phù hợp với trở kháng.

5.2 Lỗi trễ và thời gian

Độ trễ tín hiệu và lỗi thời gian biểu hiện như sau: tín hiệu không nhảy trong một khoảng thời gian khi nó thay đổi giữa ngưỡng cao và ngưỡng thấp của mức logic. Độ trễ tín hiệu quá mức có thể gây ra lỗi thời gian và nhầm lẫn về chức năng của thiết bị.

Vấn đề thường xảy ra khi có nhiều hơn một máy thu. Các nhà thiết kế mạch phải xác định độ trễ thời gian trong trường hợp xấu nhất để đảm bảo tính chính xác của thiết kế. Lý do cho sự chậm trễ tín hiệu: ổ đĩa quá tải và dây điện quá dài.

5.3 Vượt qua ngưỡng logic nhiều lần

Tín hiệu có thể vượt qua ngưỡng mức logic nhiều lần trong quá trình chuyển đổi, dẫn đến loại lỗi này. Lỗi vượt qua ngưỡng logic nhiều lần là một dạng dao động tín hiệu đặc biệt, tức là dao động của tín hiệu xảy ra gần ngưỡng logic và nhiều lần vượt qua ngưỡng logic dẫn đến rối loạn chức năng logic. Lý do phản xạ tín hiệu: chiều dài dấu vết, đường truyền không được kết nối, điện dung hoặc điện cảm quá lớn và trở kháng không phù hợp.

5.4 Vượt và xả

Có hai lý do cho cú đấm quá mức và cú đấm xuống: quỹ đạo quá dài hoặc tín hiệu thay đổi quá nhanh. Mặc dù hầu hết các đầu thu thành phần được bảo vệ bằng diode bảo vệ đầu vào, đôi khi các mức quá mức này có thể vượt xa phạm vi điện áp nguồn của thành phần và làm hỏng thành phần.

5.5 Trò chuyện xuyên âm

Crosstalk xuất hiện khi tín hiệu đi qua đường tín hiệu, tín hiệu liên quan sẽ được cảm nhận trên đường tín hiệu liền kề với nó trên PCB. Chúng tôi gọi đó là âm thanh chéo.

Đường tín hiệu càng gần mặt đất, khoảng cách giữa các đường càng lớn và tín hiệu nhiễu xuyên âm càng nhỏ. Tín hiệu không đồng bộ và tín hiệu đồng hồ dễ bị nhiễu chéo hơn. Do đó, phương pháp Crosstalk là loại bỏ các tín hiệu xuyên âm hoặc che chắn các tín hiệu bị nhiễu nghiêm trọng.

5.6 Bức xạ điện từ

EMI (nhiễu điện từ) có nghĩa là nhiễu điện từ. Các vấn đề gây ra bao gồm bức xạ điện từ quá mức và độ nhạy cảm với bức xạ điện từ. EMI biểu hiện ở chỗ khi một hệ thống kỹ thuật số được cấp điện, nó phát ra sóng điện từ vào môi trường xung quanh, do đó can thiệp vào hoạt động bình thường của các thiết bị điện tử trong môi trường xung quanh. Lý do chính của nó là tần số hoạt động của mạch quá cao và bố cục không hợp lý. Mô phỏng EMI có các công cụ phần mềm, nhưng mô phỏng EMI rất tốn kém và khó thiết lập các thông số mô phỏng và điều kiện ranh giới, điều này sẽ ảnh hưởng trực tiếp đến độ chính xác và tiện ích của kết quả mô phỏng. Cách tiếp cận phổ biến nhất là áp dụng các quy tắc thiết kế khác nhau để kiểm soát EMI trong tất cả các khía cạnh của thiết kế, cho phép điều khiển và kiểm soát các khía cạnh khác nhau của thiết kế.

(6) Cách để tránh hiệu ứng đường truyền

Với những tác động của các vấn đề đường dây truyền tải nói trên, chúng ta hãy nói về các cách để kiểm soát những tác động này trong các khía cạnh sau.

6.1 Kiểm soát chặt chẽ chiều dài dây mạng quan trọng

Nếu có một cạnh chuyển tiếp tốc độ cao trong thiết kế, vấn đề hiệu ứng đường truyền trên PCB phải được xem xét. Các chip mạch tích hợp nhanh thường được sử dụng hiện nay với tần số xung nhịp rất cao có vấn đề như vậy. Có một số nguyên tắc cơ bản để giải quyết vấn đề này: nếu được thiết kế với mạch CMOS hoặc TTL, tần số hoạt động phải dưới 10 MHz và chiều dài dây không được lớn hơn 7 inch. Chiều dài dây ở 50MHz không được lớn hơn 1,5 inch. Nếu tần số hoạt động đạt hoặc vượt quá 75 MHz, chiều dài dây phải là 1 inch. Chiều dài dây tối đa của chip GaAs phải là 0,3 inch. Nếu vượt quá tiêu chuẩn này, sẽ xuất hiện vấn đề đường dây truyền tải điện.

6.2 Lập kế hoạch hợp lý

Một cách khác để giải quyết hiệu ứng đường truyền là chọn đúng đường dẫn cáp và cấu trúc liên kết thiết bị đầu cuối. Cấu trúc tô pô của cáp là thứ tự cáp và cấu trúc cáp của cáp mạng. Khi sử dụng các thiết bị logic tốc độ cao, tín hiệu với các cạnh thay đổi nhanh chóng sẽ bị biến dạng bởi các dấu vết nhánh trên dấu vết thân tín hiệu trừ khi chiều dài của nhánh dấu vết được giữ ngắn. Trong điều kiện bình thường, dây PCB sử dụng hai cấu trúc liên kết cơ bản, dây chuỗi daisy và phân phối sao.

Đối với hệ thống dây xích daisy, hệ thống dây điện bắt đầu từ đầu ổ đĩa và đến từng đầu nhận theo thứ tự. Nếu điện trở nối tiếp được sử dụng để thay đổi các đặc tính tín hiệu, điện trở nối tiếp phải được đặt gần đầu ổ đĩa. Hệ thống dây xích daisy hoạt động tốt nhất khi điều khiển nhiễu hài hòa thứ cấp cao của hệ thống dây điện. Tuy nhiên, phương pháp định tuyến này có tỷ lệ phân phối thấp nhất và không dễ phân phối 100%. Trong thiết kế thực tế, chúng tôi làm cho chiều dài nhánh trong dây chuyền daisy càng ngắn càng tốt. Giá trị độ dài an toàn phải là: Độ trễ ngắn mạch<=Trt * 0,1.

Ví dụ: chiều dài của đầu nhánh trong mạch TTL tốc độ cao phải nhỏ hơn 1,5 inch. Cấu trúc liên kết này chiếm ít không gian cáp hơn và có thể được kết thúc bằng một điện trở duy nhất. Tuy nhiên, cấu trúc dây này làm cho việc nhận tín hiệu không đồng bộ ở các đầu nhận tín hiệu khác nhau.

Cấu trúc liên kết sao có thể tránh hiệu quả các vấn đề không đồng bộ với tín hiệu đồng hồ, nhưng rất khó để thực hiện việc định tuyến bằng tay trên bảng PCB mật độ cao. Sử dụng bộ định tuyến tự động là cách tốt nhất để hoàn thành hệ thống dây điện sao. Mỗi nhánh yêu cầu điện trở đầu cuối. Điện trở của điện trở đầu cuối phải phù hợp với trở kháng đặc trưng của kết nối. Điều này có thể được tính toán bằng tay hoặc thông qua các công cụ CAD để tính toán giá trị trở kháng đặc trưng và giá trị phù hợp với điện trở.

Trong hai ví dụ trên, điện trở đầu cuối đơn giản được sử dụng. Trong thực tế, các thiết bị đầu cuối phù hợp phức tạp hơn có thể được chọn. Lựa chọn đầu tiên là RC Match Terminal. Thiết bị đầu cuối phù hợp RC có thể làm giảm mức tiêu thụ điện năng, nhưng chỉ khi tín hiệu tương đối ổn định. Phương pháp này phù hợp nhất với tín hiệu đường đồng hồ. Nhược điểm là điện dung trong thiết bị đầu cuối phù hợp RC có thể ảnh hưởng đến hình dạng và tốc độ truyền tín hiệu.

Các thiết bị đầu cuối kết hợp điện trở song song không tạo ra mức tiêu thụ điện năng bổ sung, nhưng làm chậm tốc độ truyền tín hiệu. Phương pháp này được sử dụng trong các mạch điều khiển xe buýt, nơi tác động của độ trễ thời gian là tối thiểu. Ưu điểm của thiết bị đầu cuối kết hợp điện trở loạt là nó có thể làm giảm số lượng thiết bị trên tàu và mật độ dây.

Cách cuối cùng là tách các terminal phù hợp. Bằng cách này, các thành phần phù hợp cần được đặt gần đầu nhận. Ưu điểm là nó không kéo tín hiệu xuống thấp và tránh tiếng ồn tốt. Thường được sử dụng cho tín hiệu đầu vào TTL (ACT, HCT, FAST).

Ngoài ra, phải xem xét loại gói và loại cài đặt của điện trở phù hợp với thiết bị đầu cuối. Nói chung, điện trở gắn trên bề mặt SMD có độ tự cảm thấp hơn so với phần tử thông qua lỗ, vì vậy phần tử đóng gói SMD được ưa thích. Nếu bạn chọn điện trở song song thông thường, có hai cách khác để cài đặt: dọc và ngang.

Trong chế độ gắn dọc, một trong những chân gắn của điện trở rất ngắn, điều này có thể làm giảm sức đề kháng nhiệt giữa điện trở và bảng mạch, làm cho nhiệt của điện trở dễ dàng tỏa ra không khí hơn. Nhưng cài đặt dọc dài hơn sẽ làm tăng độ tự cảm của điện trở. Cài đặt ngang có độ tự cảm thấp hơn do cài đặt thấp hơn. Tuy nhiên, sức đề kháng quá nóng có thể trôi đi. Trong trường hợp xấu nhất, điện trở sẽ trở thành một mạch hở, dẫn đến việc kết nối đầu cuối dấu vết PCB không thành công và trở thành một yếu tố thất bại tiềm ẩn.

6.3 Phương pháp ngăn chặn nhiễu điện từ

Một giải pháp tốt cho vấn đề toàn vẹn tín hiệu sẽ cải thiện khả năng tương thích điện từ (EMC) của bo mạch PCB. Một trong những điều rất quan trọng là phải đảm bảo rằng bảng mạch PCB có mặt đất tốt. Đối với các thiết kế phức tạp, việc sử dụng các lớp tín hiệu và hình thành là rất hiệu quả. Ngoài ra, giảm thiểu mật độ tín hiệu ở lớp ngoài cùng của bảng mạch cũng là một cách tuyệt vời để giảm bức xạ điện từ. Phương pháp này có thể được thực hiện bằng cách "xây dựng" thiết kế và sản xuất PCB bằng cách sử dụng công nghệ "bề mặt tích lũy". Sự tích tụ bề mặt đạt được bằng cách thêm một sự kết hợp của lớp cách nhiệt mỏng trên PCB quy trình thông thường và các lỗ nhỏ được sử dụng để thâm nhập vào các lớp này. Điện trở và điện dung có thể được chôn dưới các lớp bề mặt và mật độ dấu vết trên một đơn vị diện tích sẽ tăng gần gấp đôi. Giảm kích thước của PCB. Việc giảm diện tích PCB có tác động rất lớn đến cấu trúc liên kết của dấu vết, có nghĩa là vòng hiện tại giảm, chiều dài của dấu vết nhánh giảm, bức xạ điện từ tỷ lệ thuận với diện tích của vòng hiện tại; Đồng thời, các tính năng của kích thước nhỏ có nghĩa là các thiết bị có thể được đóng gói bằng chân chì mật độ cao, do đó làm giảm chiều dài của dây dẫn, do đó làm giảm vòng lặp hiện tại và cải thiện các đặc tính tương thích điện từ.

6.4 Các công nghệ áp dụng khác

Để giảm quá áp tức thời của điện áp trên nguồn cung cấp chip mạch tích hợp, một tụ điện tách rời nên được thêm vào chip mạch tích hợp. Điều này có thể loại bỏ hiệu quả ảnh hưởng của burr trên nguồn điện và giảm bức xạ của mạch điện trên bảng mạch in.

Mịn burr hoạt động tốt nhất khi tụ điện tách rời được kết nối trực tiếp với chân ống công suất của mạch tích hợp thay vì lớp công suất. Đó là lý do tại sao một số ổ cắm thiết bị có tụ điện tách rời và một số yêu cầu khoảng cách giữa tụ điện tách rời và thiết bị đủ nhỏ.

Bất kỳ thiết bị tốc độ cao và công suất cao nào cũng nên được đặt cùng nhau càng nhiều càng tốt để giảm quá mức thoáng qua của điện áp nguồn.

Nếu không có lớp nguồn điện, kết nối nguồn điện dài sẽ tạo thành vòng lặp giữa tín hiệu và vòng lặp, trở thành nguồn bức xạ và mạch nhạy cảm.

Trường hợp các dấu vết tạo thành một vòng lặp không đi qua cùng một cáp mạng hoặc các dấu vết khác được gọi là vòng hở. Nếu vòng lặp đi qua các dây khác của cùng một cáp mạng, nó tạo thành một vòng kín. Trong cả hai trường hợp, hiệu ứng ăng ten (ăng ten dây và ăng ten vòng) được hình thành. Ăng-ten tạo ra bức xạ EMI bên ngoài và bản thân nó cũng là một mạch nhạy cảm. Vòng kín là một vấn đề phải được xem xét vì nó tạo ra bức xạ tỷ lệ thuận với diện tích vòng kín.

Kết thúc

Thiết kế mạch tốc độ cao là một quá trình thiết kế rất phức tạp. Thuật toán định tuyến mạch tốc độ cao của Zuken (Route Editor) và phần mềm phân tích EMC/EMI (INCASES, Hot Stage) được sử dụng để phân tích và phát hiện các vấn đề. Các phương pháp được mô tả trong bài viết này được thiết kế đặc biệt để giải quyết các vấn đề thiết kế mạch tốc độ cao này. Ngoài ra, có một số yếu tố cần được xem xét khi thiết kế mạch tốc độ cao, đôi khi trái ngược với nhau. Ví dụ, khi các thiết bị tốc độ cao được đặt gần nhau, mặc dù độ trễ có thể giảm, nhưng nhiễu xuyên âm và hiệu ứng nhiệt đáng chú ý có thể xảy ra. Do đó, trong thiết kế, nó là cần thiết để cân nhắc các yếu tố khác nhau và thực hiện một thỏa hiệp toàn diện; Không chỉ đáp ứng các yêu cầu thiết kế mà còn giảm độ phức tạp của thiết kế. Việc sử dụng các phương pháp thiết kế PCB tốc độ cao tạo thành khả năng kiểm soát của quá trình thiết kế và chỉ có các phương pháp kiểm soát mới đáng tin cậy.