Công nghệ PCB - Thiết kế PCB EMC tốc độ cao 47

Dòng điện chế độ khác biệt và dòng điện chế độ chung:

Sản xuất bức xạ: Dòng điện tạo ra bức xạ thay vì điện áp, tĩnh điện tạo ra trường tĩnh điện, dòng điện không đổi tạo ra từ trường, dòng điện thay đổi theo thời gian tạo ra cả điện trường và từ trường. Trong bất kỳ mạch nào cũng có dòng điện chế độ chung và dòng điện chế độ vi sai. Tín hiệu chế độ khác biệt mang dữ liệu hoặc tín hiệu hữu ích. Tín hiệu chế độ chung là một tác động tiêu cực của mô hình khác biệt.

Dòng chế độ khác biệt: kích thước bằng nhau và hướng ngược lại (pha). Do sự phân bố không liên tục của điện dung, cảm ứng và trở kháng của dấu vết tín hiệu và đường dẫn trở lại tín hiệu chảy qua đường dẫn không mong muốn, dòng điện chế độ vi sai sẽ được chuyển đổi thành dòng điện chế độ chung.

Dòng điện chế độ chung: kích thước không nhất thiết phải giống nhau và cùng hướng (pha). Hầu hết các nhiễu bên ngoài của thiết bị là chế độ chung. Ngoài ra còn có nhiễu chế độ vi sai, nhưng cường độ nhiễu chế độ chung có xu hướng lớn hơn cường độ nhiễu chế độ vi sai vài bậc. Các nhiễu bên ngoài chủ yếu là nhiễu chế độ chung. Bản thân nhiễu chế độ chung thường không gây hại cho thiết bị, nhưng nó sẽ nghiêm trọng nếu nhiễu chế độ chung được chuyển thành nhiễu chế độ khác biệt, vì các tín hiệu hữu ích là tất cả các tín hiệu chế độ khác biệt. Từ trường của dòng mode khác biệt chủ yếu tập trung vào khu vực vòng lặp được hình thành bởi dòng mode khác biệt, bên ngoài khu vực vòng lặp, các đường từ tính sẽ triệt tiêu lẫn nhau; Từ trường của dòng điện chế độ chung nằm ngoài khu vực vòng lặp và từ trường được tạo ra bởi dòng điện chế độ chung có cùng hướng. Nhiều thiết kế EMC của PCB tuân theo lý thuyết trên.

Các phương pháp ức chế nhiễu trên bảng PCB là:

Giảm diện tích vòng lặp tín hiệu module chênh lệch

Giảm nhiễu tần số cao trở lại (lọc, cách ly và phù hợp)

Giảm điện áp chế độ chung (thiết kế nối đất)

Tóm tắt các nguyên tắc thiết kế của PCB

Nguyên tắc 1: Tần số đồng hồ PCB vượt quá 5MHZ hoặc thời gian tăng tín hiệu dưới 5ns, thường cần thiết kế bảng nhiều lớp. Lý do: Với thiết kế bảng nhiều lớp, khu vực của vòng lặp tín hiệu có thể được kiểm soát tốt.

Nguyên tắc 2: Đối với bảng nhiều lớp, các lớp định tuyến chính (đường đồng hồ, xe buýt, đường tín hiệu giao diện, đường tần số vô tuyến, đường tín hiệu đặt lại, đường tín hiệu lựa chọn chip và các lớp có đường tín hiệu điều khiển khác nhau) phải tiếp giáp với mặt đất hoàn chỉnh. Tốt nhất là giữa hai mặt đất. Lý do: Các đường tín hiệu quan trọng thường là các đường tín hiệu bức xạ mạnh hoặc cực kỳ nhạy cảm. Hệ thống dây điện gần mặt đất có thể làm giảm diện tích vòng lặp tín hiệu, giảm cường độ bức xạ hoặc cải thiện khả năng chống nhiễu.

Nguyên tắc 3: Đối với các tấm một lớp, cả hai bên của đường tín hiệu chính phải bao phủ mặt đất; Lý do: Cả hai bên của tín hiệu phím đều được bao phủ bởi mặt đất. Một mặt, nó có thể làm giảm diện tích vòng lặp tín hiệu và ngăn chặn nhiễu xuyên âm giữa đường tín hiệu và các đường tín hiệu khác.

Nguyên tắc 4: Đối với các tấm hai lớp, một khu vực rộng lớn của mặt đất nên được đặt trên mặt phẳng chiếu của các đường tín hiệu quan trọng, hoặc giống như các tấm đơn, nên được đục lỗ trên mặt đất. Lý do: Tín hiệu phím tương tự như bảng nhiều lớp gần mặt đất

Nguyên tắc 5: Trong bảng nhiều lớp, mặt phẳng nguồn phải được rút lại 5H-20H so với mặt phẳng tiếp đất liền kề của nó (H là khoảng cách giữa nguồn điện và mặt phẳng tiếp đất). Lý do: Sự sụt giảm của mặt phẳng nguồn điện so với mặt phẳng mặt đất trở lại của nó có thể ngăn chặn hiệu quả các vấn đề bức xạ cạnh.

Nguyên tắc 6: Mặt phẳng chiếu của lớp cáp phải nằm trong khu vực của lớp phản lưu. Lý do: Nếu lớp cáp không nằm trong khu vực dự kiến của lớp mặt phẳng hồi lưu, nó sẽ gây ra các vấn đề về bức xạ cạnh và làm tăng diện tích vòng lặp tín hiệu, dẫn đến tăng bức xạ chế độ vi sai.

Nguyên tắc 7: Trong bảng nhiều lớp, các lớp trên cùng và dưới cùng của veneer phải càng nhiều càng tốt không có đường tín hiệu lớn hơn 50MHZ. Lý do: Tốt nhất là đi bộ tín hiệu tần số cao giữa hai tầng phẳng để ngăn chặn bức xạ của chúng vào không gian.

Nguyên tắc 8: Đối với veneer có tần số hoạt động lớn hơn 50 MHz ở mức veneer, nếu lớp thứ hai và áp chót là lớp dây, lớp TOP và BOOTTOM phải được phủ bằng lá đồng nối đất. Lý do: Tín hiệu tần số cao đi bộ tốt nhất giữa hai lớp phẳng để ngăn chặn bức xạ của nó vào không gian.

Nguyên tắc 9: Trong bảng nhiều lớp, mặt phẳng nguồn hoạt động chính của veneer (mặt phẳng nguồn được sử dụng rộng rãi nhất) phải rất gần với mặt phẳng nối đất của nó. Lý do: Các mặt phẳng nguồn và mặt đất liền kề có thể làm giảm hiệu quả diện tích vòng lặp của mạch điện.

Nguyên tắc 10: Trong một tấm một lớp, phải có một dây nối đất gần và song song với dây nguồn. Lý do: Giảm diện tích của vòng cung cấp điện hiện tại.

Nguyên tắc 11: Trong một tấm hai lớp, phải có một dây nối đất gần và song song với dây nguồn. Lý do: Giảm diện tích của vòng cung cấp điện hiện tại.

Nguyên tắc 12: Trong thiết kế nhiều lớp, cố gắng tránh các thiết lập liền kề cho các lớp cáp. Nếu các lớp cáp chắc chắn nằm cạnh nhau, khoảng cách giữa hai lớp cáp nên được tăng lên một cách thích hợp và khoảng cách giữa các lớp cáp và mạch tín hiệu của chúng nên được giảm xuống. Lý do: Dấu vết tín hiệu song song trên các lớp dây liền kề có thể gây nhiễu xuyên âm tín hiệu.

Nguyên tắc 13: Các lớp mặt phẳng liền kề nên tránh chồng chéo mặt phẳng dự kiến của chúng. Lý do: Khi các phép chiếu chồng chéo, điện dung ghép nối giữa các lớp gây ra tiếng ồn giữa các lớp khớp nối với nhau.

Nguyên tắc 14: Khi thiết kế bố cục PCB, các nguyên tắc thiết kế dọc theo dòng tín hiệu để đặt thẳng phải được tuân thủ đầy đủ, cố gắng tránh đi qua lại. Lý do: Tránh khớp nối tín hiệu trực tiếp, ảnh hưởng đến chất lượng tín hiệu.

Nguyên tắc 15: Khi nhiều mạch mô-đun được đặt trên cùng một PCB, các mạch kỹ thuật số và analog cũng như các mạch tốc độ cao và thấp nên được bố trí riêng biệt. Lý do: Tránh sự can thiệp lẫn nhau giữa các mạch kỹ thuật số, analog, tốc độ cao và tốc độ thấp.

Nguyên tắc 16: Khi có cả mạch tốc độ cao, trung bình và thấp trên bảng, hãy tuân theo các mạch tốc độ cao và trung bình, tránh xa giao diện. Lý do: Tránh tiếng ồn mạch tần số cao phát ra ngoài qua giao diện.

Nguyên tắc 17: Các tụ điện lưu trữ năng lượng và bộ lọc tần số cao nên được đặt gần mạch đơn vị hoặc thiết bị có sự thay đổi dòng điện lớn (ví dụ: mô-đun nguồn: đầu vào và đầu ra, quạt và rơ le). Lý do: Sự hiện diện của tụ điện lưu trữ năng lượng có thể làm giảm diện tích vòng lặp của các vòng lặp hiện tại lớn.

Nguyên tắc 18: Mạch lọc của cổng đầu vào nguồn của bảng mạch phải được đặt gần giao diện. Lý do: Để tránh tái ghép nối mạch lọc.

Nguyên tắc 19: Trên PCB, các thành phần lọc, bảo vệ và cách ly của mạch giao diện phải được đặt gần giao diện. Lý do: Nó có thể đạt được hiệu quả bảo vệ, lọc và cách ly.

Nguyên tắc 20: Nếu có cả bộ lọc và mạch bảo vệ tại giao diện, nguyên tắc bảo vệ bộ lọc trước và sau phải được tuân theo. Lý do: Mạch bảo vệ được sử dụng để ức chế quá áp và quá dòng bên ngoài. Nếu mạch bảo vệ được đặt sau mạch lọc, mạch lọc sẽ bị hỏng do quá áp và quá dòng.

Nguyên tắc 21: Khi bố trí, đảm bảo rằng các mạch lọc (bộ lọc), cách ly và bảo vệ các mạch đầu vào và đầu ra không được ghép nối với nhau. Lý do: Khi các dấu vết đầu vào và đầu ra của các mạch trên được ghép nối với nhau, hiệu ứng lọc, cách ly hoặc bảo vệ bị suy yếu.

Nguyên tắc 22: Nếu giao diện "mặt đất sạch" được thiết kế trên bảng, các thành phần lọc và cách ly phải được đặt trên vành đai cách ly giữa "mặt đất sạch" và mặt đất làm việc. Lý do: Tránh các thiết bị lọc hoặc cách ly kết hợp với nhau thông qua các lớp phẳng, điều này có thể làm suy yếu hiệu ứng.

Nguyên tắc 23: Trên "mặt đất sạch", không thể đặt thiết bị nào khác ngoài thiết bị lọc và bảo vệ. Lý do: "Clean Ground" được thiết kế để đảm bảo bức xạ giao diện tối thiểu và "Clean Ground" dễ bị ghép nối bởi nhiễu bên ngoài, vì vậy đừng có mạch và thiết bị không liên quan khác ở "Clean Place".

Nguyên tắc 24: Giữ các thiết bị bức xạ mạnh như tinh thể, dao động tinh thể, rơle và nguồn chuyển mạch ở khoảng cách ít nhất 1000 mils từ đầu nối giao diện tấm. Lý do: Sự can thiệp sẽ phát ra trực tiếp hoặc dòng điện sẽ kết hợp với cáp đầu ra để phát ra ngoài.

Nguyên tắc 25: Các mạch hoặc thiết bị nhạy cảm (như mạch reset, mạch watchdog, v.v.) phải cách mỗi cạnh của bảng ít nhất 1000 mils, đặc biệt là các cạnh của giao diện bảng. Lý do: Những nơi tương tự như giao diện veneer là nơi dễ bị nhiễu bên ngoài, chẳng hạn như tĩnh điện, khớp nối, trong khi các mạch nhạy cảm như mạch đặt lại và mạch watchdog có thể dễ dàng dẫn đến hệ thống hoạt động sai.

Nguyên tắc 26: Tụ điện lọc của bộ lọc IC phải càng gần chân nguồn của chip càng tốt. Lý do: Tụ điện càng gần chân, diện tích vòng lặp tần số cao càng nhỏ và bức xạ càng nhỏ.

Nguyên tắc 27: Đối với điện trở khớp nối tiếp đầu bắt đầu, nó nên được đặt gần đầu ra tín hiệu của nó. Lý do: Các điện trở kết hợp nối tiếp ở đầu khởi động được thiết kế để cộng trở kháng đầu ra và trở kháng của điện trở nối tiếp ở đầu ra của chip với trở kháng đặc trưng của dấu vết. Điện trở phù hợp được đặt ở cuối và phương trình trên không thể được thỏa mãn.

Nguyên tắc 28: Dấu vết PCB không thể có dấu vết góc phải hoặc sắc nét. Lý do: Hệ thống dây góc phải dẫn đến trở kháng không liên tục, dẫn đến truyền tín hiệu, dẫn đến chuông hoặc quá mức và bức xạ EMI mạnh.

Nguyên tắc 29: Cố gắng tránh các thiết lập layer cho các lớp cáp liền kề. Khi không thể tránh khỏi, hãy cố gắng làm cho các dấu vết trong cả hai lớp dây có chiều dài nhỏ hơn 1000mil theo chiều dọc hoặc song song với nhau. Lý do: Để giảm nhiễu xuyên âm giữa các dấu vết song song.

Nguyên tắc 30: Nếu bảng có lớp định tuyến tín hiệu bên trong, các đường tín hiệu quan trọng như đồng hồ phải được đặt ở lớp bên trong (lớp định tuyến được ưu tiên). Lý do: Triển khai các tín hiệu quan trọng trên lớp cáp nội bộ có thể hoạt động như một lá chắn.

Nguyên tắc 31: Nên bao gồm các đường nối đất ở cả hai bên của đường đồng hồ. Dây nối đất nên được nối đất mỗi 3000mil. Lý do: Đảm bảo rằng tất cả các điểm trên dây nối đất đóng gói đều có tiềm năng bằng nhau.

Nguyên tắc 32: Các dấu vết tín hiệu quan trọng như đồng hồ, xe buýt, đường tần số vô tuyến và các dấu vết song song cùng lớp khác phải đáp ứng nguyên tắc 3W. Lý do: Để tránh nhiễu xuyên âm giữa các tín hiệu.

Nguyên tắc 33: Cầu chì gắn trên bề mặt, hạt từ, cuộn cảm và bình chứa tantalum được sử dụng cho nguồn cung cấp điện với dòng điện 1A phải có không ít hơn hai miếng đệm gắn vào lớp phẳng. Lý do: Giảm trở kháng tương đương của quá tải.

Nguyên tắc 34: Các đường tín hiệu vi sai phải ở trên cùng một lớp, có chiều dài bằng nhau, chạy song song, giữ trở kháng đồng đều, không nên có dây khác giữa các đường vi sai. Lý do: Đảm bảo trở kháng chế độ chung bằng nhau cho các cặp chênh lệch, cải thiện khả năng chống nhiễu của chúng.

Nguyên tắc 35: Dấu vết tín hiệu quan trọng không được vượt qua khu vực (bao gồm khoảng trống mặt phẳng tham chiếu do quá lỗ và đĩa hàn). Lý do: Hệ thống dây điện qua phân vùng làm tăng diện tích của vòng lặp tín hiệu.

Nguyên tắc 36: Khi không thể tránh khỏi việc phân chia đường tín hiệu trên mặt phẳng trở lại của đường tín hiệu, nên sử dụng phương pháp tụ điện cầu gần phân chia khoảng tín hiệu. Giá trị của tụ điện là 1nF. Lý do: Khi khoảng tín hiệu được chia, diện tích vòng lặp có xu hướng tăng lên. Vòng tín hiệu sử dụng phương pháp nối đất nhân tạo.

Nguyên tắc 37: Không có dấu vết tín hiệu không liên quan nào khác dưới bộ lọc (mạch lọc) trên bảng. Lý do: Phân phối điện dung có thể làm suy yếu hiệu ứng lọc của bộ lọc.

Nguyên lý 38: Các đường tín hiệu đầu vào và đầu ra của bộ lọc (mạch lọc) không thể song song hoặc giao nhau. Lý do: Tránh khớp nối tiếng ồn trực tiếp giữa các kênh ghi trước và sau khi lọc.

Nguyên tắc 39: Khoảng cách giữa đường tín hiệu chính và cạnh của mặt phẳng tham chiếu là?? 3H (H là chiều cao của mặt phẳng tham chiếu cách đường thẳng). Lý do: Ức chế hiệu ứng bức xạ cạnh.

Nguyên tắc 40: Đối với các bộ phận nối đất của vỏ kim loại, đồng nối đất phải được đặt ở tầng trên cùng của khu vực chiếu. Lý do: Điện dung phân phối giữa vỏ kim loại và đồng mặt đất được sử dụng để ức chế bức xạ bên ngoài và cải thiện khả năng chống nhiễu.

Nguyên tắc 41: Trong bảng đơn hoặc bảng đôi, cần chú ý đến thiết kế "giảm thiểu diện tích vòng lặp" khi định tuyến. Lý do: diện tích vòng lặp càng nhỏ, bức xạ bên ngoài vòng lặp càng nhỏ và khả năng chống nhiễu càng mạnh.

Nguyên tắc 42: Khi thay đổi lớp của các đường tín hiệu (đặc biệt là các đường tín hiệu quan trọng), các lỗ nối đất nên được thiết kế gần các lỗ thay đổi lớp. Lý do: Diện tích vòng lặp tín hiệu có thể giảm.

Nguyên tắc 43: Đường đồng hồ, đường xe buýt, đường tần số vô tuyến, v.v.: Giữ đường tín hiệu bức xạ mạnh tránh xa giao diện và đường tín hiệu ra. Lý do: Tránh sự can thiệp của các đường tín hiệu bức xạ mạnh kết hợp với các đường tín hiệu đi ra ngoài.

Nguyên tắc 44: Giữ đường tín hiệu đặt lại, đường tín hiệu chọn chip, tín hiệu điều khiển hệ thống và các đường tín hiệu nhạy cảm khác ra khỏi đường tín hiệu đầu ra giao diện. Lý do: Một đường tín hiệu đi ra khỏi giao diện thường gây nhiễu bên ngoài và khi nó kết hợp với một đường tín hiệu nhạy cảm, nó có thể gây ra sự cố hệ thống.

Nguyên tắc 45: Trong cả hai tấm đơn và đôi, dây dẫn của tụ điện lọc phải đi qua bộ lọc tụ điện lọc trước khi đến chân thiết bị. Lý do: Điện áp nguồn được lọc trước khi cấp nguồn cho IC và tiếng ồn mà IC phản hồi lại nguồn cũng được lọc bởi tụ điện.

Nguyên tắc 46: Trong bảng đơn hoặc bảng đôi, nếu dây nguồn dài, một tụ điện tách rời nên được thêm vào mặt đất mỗi 3000mil và giá trị của tụ điện phải là 10uF+1000pF. Lý do: Lọc tiếng ồn tần số cao trên đường dây điện.

Nguyên tắc 47: Dây nối đất và dây nguồn của tụ điện lọc phải dày và ngắn nhất có thể. Lý do: Cảm ứng song song tương đương làm giảm tần số cộng hưởng của tụ điện, làm suy yếu hiệu ứng lọc tần số cao của nó.