Thông tin PCB - Thiết kế toàn vẹn tín hiệu cho bảng mạch PCB của thiết bị Gigabit

Giới thiệu việc áp dụng bảng mạch PCB thiết kế để giải quyết vấn đề này, như hiệu ứng da và mất điện, Tác dụng của bánh cầu và đoạn nối, Việc báo cáo khác nhau và lo lắng cột, phân phối năng lượng, và kiểm soát EME. Sự phát triển nhanh chóng của hệ thống thông tin và máy tính đã đưa dự án PCB với tốc độ cao vào lĩnh vực lớn lao. Sự áp dụng của những thiết bị mới với tốc độ cao làm cho tín hiệu đường dài tốc độ cao trên mặt máy bay và tấm đơn vị có thể. Signal integrity issues (SI), Quyền lực và xung đột điện từ cũng là vấn đề quan trọng hơn. Nó giới thiệu ứng dụng của các công cụ thiết kế bảng mạch PCB để giải quyết những vấn đề này, chẳng hạn như hiệu ứng da và mất điện môi, ảnh hưởng của vias và đầu nối, tín hiệu vi sai và cân nhắc về cáp, phân phối điện và điều khiển EMI, Sự phát triển nhanh chóng của giao tiếp và công nghệ máy tính đã đưa thiết kế PCB tốc độ cao vào lĩnh vực gigabit. Việc áp dụng các thiết bị tốc độ cao mới làm cho khả năng truyền đường dài tốc độ cao trên bảng nối đa năng và bảng mạch đơn. Các vấn đề về toàn vẹn tín hiệu (SI), toàn vẹn nguồn và các vấn đề tương thích điện từ cũng nổi bật hơn.

Tính toàn vẹn của tín hiệu đề cập đến chất lượng truyền tín hiệu trên đường tín hiệu. Các vấn đề chính bao gồm phản xạ, dao động, thời gian, phản xạ mặt đất và xuyên âm. Tính toàn vẹn của tín hiệu kém không phải do một yếu tố duy nhất gây ra mà là do sự kết hợp của nhiều yếu tố trong thiết kế cấp bo mạch. Trong thiết kế PCB của thiết bị gigabit, một thiết kế toàn vẹn tín hiệu tốt đòi hỏi các kỹ sư phải xem xét đầy đủ các thành phần, sơ đồ kết nối đường truyền, phân phối điện và các khía cạnh EMC. Các công cụ EDA cho thiết kế PCB tốc độ cao đã phát triển từ xác minh mô phỏng thuần túy sang kết hợp giữa thiết kế và xác minh, giúp các nhà thiết kế sớm đặt ra các quy tắc trong thiết kế để tránh lỗi thay vì tìm ra các vấn đề sau này trong thiết kế. Khi tốc độ dữ liệu tăng lên và các thiết kế trở nên phức tạp hơn, các công cụ phân tích hệ thống PCB tốc độ cao trở nên cần thiết hơn. Các công cụ này bao gồm phân tích thời gian, phân tích tính toàn vẹn của tín hiệu, phân tích quét tham số không gian thiết kế, thiết kế EMC, phân tích độ ổn định của hệ thống điện, v.v. . Ở đây chúng tôi sẽ tập trung vào một số vấn đề cần được xem xét trong phân tích tính toàn vẹn của tín hiệu trong thiết kế PCB của các thiết bị gigabit.

Thiết bị tốc độ cao và kiểu thiết bị
Mặc dù các nhà cung cấp thành phần truyền và nhận gigabit sẽ cung cấp thông tin thiết kế về chip, nhưng cũng có một quy trình để nhà cung cấp thiết bị hiểu được tính toàn vẹn của tín hiệu của thiết bị mới, do đó, các hướng dẫn thiết kế do nhà cung cấp thiết bị đưa ra có thể chưa hoàn thiện và Một là các ràng buộc thiết kế do nhà cung cấp thiết bị đưa ra thường rất nghiêm ngặt, và kỹ sư thiết kế sẽ rất khó đáp ứng tất cả các quy tắc thiết kế. Do đó, các kỹ sư toàn vẹn tín hiệu cần sử dụng các công cụ phân tích mô phỏng để phân tích các quy tắc ràng buộc và thiết kế thực tế của nhà cung cấp, điều tra và tối ưu hóa lựa chọn thành phần, cấu trúc liên kết, sơ đồ phù hợp và giá trị của các thành phần phù hợp, và cuối cùng là phát triển các giải pháp để đảm bảo tính toàn vẹn của tín hiệu. Bố trí PCB và quy tắc định tuyến. Do đó, việc phân tích mô phỏng tín hiệu gigabit đã trở nên rất quan trọng, và vai trò của mô hình thiết bị trong công việc phân tích toàn vẹn tín hiệu ngày càng được chú ý.

Các mô hình thành phần thường bao gồm mô hình IBIS và mô hình Spice. Bởi vì mô phỏng mức bo mạch chỉ quan tâm đến phản hồi tín hiệu từ chân đầu ra đến chân đầu vào thông qua hệ thống kết nối và các nhà sản xuất vi mạch không muốn rò rỉ thông tin mạch chi tiết bên trong thiết bị, và thời gian mô phỏng của Spice cấp bóng bán dẫn. mô hình thường không thể chịu được, vì vậy mô hình IBIS được sử dụng trong PCB tốc độ cao. Lĩnh vực thiết kế đang dần được chấp nhận bởi ngày càng nhiều nhà sản xuất thiết bị và kỹ sư toàn vẹn tín hiệu.

Các kỹ sư thường đặt câu hỏi về tính mạnh mẽ của mô hình IBIS khi mô phỏng hệ thống PCB cho các thiết bị gigabit. Khi thiết bị làm việc trong vùng bão hòa và vùng cắt của bóng bán dẫn, mô hình IBIS thiếu đủ thông tin chi tiết để mô tả vùng phi tuyến của phản ứng thoáng qua và kết quả được mô phỏng bởi mô hình IBIS không thể tạo ra thông tin phản hồi mà bóng bán dẫn- mô hình cấp có thể. Tuy nhiên, đối với các thiết bị kiểu ECL, có thể thu được mô hình IBIS rất phù hợp với kết quả mô phỏng của mô hình mức bóng bán dẫn. Lý do rất đơn giản. Trình điều khiển ECL hoạt động trong vùng tuyến tính của bóng bán dẫn và dạng sóng đầu ra gần với dạng sóng lý tưởng hơn. Theo tiêu chuẩn IBIS, một mô hình IBIS tương đối.

Khi tốc độ truyền dữ liệu tăng lên, các thiết bị vi sai được phát triển trên cơ sở công nghệ ECL đã được phát triển rất nhiều. Tiêu chuẩn LVDS và CML, trong số những tiêu chuẩn khác, đã giúp truyền tín hiệu gigabit khả thi. Như phần thảo luận trên có thể thấy, tiêu chuẩn IBIS vẫn có thể áp dụng cho việc thiết kế hệ thống gigabit do cấu trúc mạch và ứng dụng công nghệ vi phân tương ứng. Điều này cũng được chứng minh trong một số bài báo đã xuất bản áp dụng mô hình IBIS cho các thiết kế LVDS và CML 2,5Gbps. Vì mô hình IBIS không thích hợp để mô tả các mạch hoạt động, nên nó không phù hợp với nhiều thiết bị Gbps có các mạch nhấn mạnh trước để bù tổn thất. Do đó, trong thiết kế hệ thống gigabit, mô hình IBIS chỉ hoạt động hiệu quả khi:
1. Các thiết bị vi sai hoạt động trong vùng khuếch đại (đường cong V-I tuyến tính)
2. Thiết bị không có mạch nhấn mạnh trước đang hoạt động
3. Thiết bị có mạch nhấn mạnh trước nhưng không được bật (với hệ thống kết nối ngắn cho phép nhấn mạnh trước có thể dẫn đến kết quả tồi tệ hơn)
4. Thiết bị có mạch nhấn mạnh trước thụ động, nhưng mạch có thể tách rời khỏi khuôn của thiết bị. Khi tốc độ dữ liệu từ 10Gbps trở lên, dạng sóng đầu ra giống sóng sin hơn và mô hình Spice có thể áp dụng hơn.

Hiệu ứng mất mát
Khi tần số tín hiệu tăng lên thì không thể bỏ qua sự suy giảm trên đường truyền. Lúc này, cần xem xét tổn hao do điện trở tương đương của dây dẫn mắc nối tiếp và độ dẫn tương đương của môi trường mắc song song, và mô hình đường truyền tổn hao cần được sử dụng để phân tích.

Mô hình tương đương của đường truyền có tổn hao được thể hiện trong Hình 1. Từ hình vẽ có thể thấy rằng điện trở nối tiếp tương đương R và độ dẫn song song tương đương G được sử dụng để đặc trưng cho tổn thất. Điện trở nối tiếp tương đương R là điện trở gây ra bởi điện trở một chiều và hiệu ứng da. Điện trở một chiều là điện trở của bản thân vật dẫn, được xác định bởi cấu trúc vật lý của vật dẫn và điện trở suất của vật dẫn. Khi tần suất tăng lên, hiệu ứng trên da bắt đầu phát huy tác dụng. Hiệu ứng da là hiện tượng dòng điện tín hiệu trong vật dẫn tập trung trên bề mặt vật dẫn khi tín hiệu tần số cao đi qua vật dẫn. Bên trong dây dẫn, mật độ dòng tín hiệu dọc theo mặt cắt ngang của dây dẫn giảm dần theo cấp số nhân, và độ sâu mà mật độ dòng điện giảm xuống còn 1 / e so với ban đầu được gọi là độ sâu da. Tần số càng cao, độ sâu da càng nhỏ, dẫn đến tăng điện trở của dây dẫn. Độ sâu của da tỷ lệ nghịch với căn bậc hai của tần số.

Độ dẫn song song tương đương G còn được gọi là tổn hao điện môi (Di Electro Loss). Ở tần số thấp, độ dẫn song song tương đương liên quan đến độ dẫn điện khối lượng lớn và điện dung tương đương của môi trường, trong khi khi tần số tăng lên, góc tổn thất điện môi bắt đầu chiếm ưu thế. Tại thời điểm này, độ dẫn điện của chất điện môi được xác định bởi góc suy hao chất điện môi và tần số tín hiệu. Nói chung, khi tần số nhỏ hơn 1GHz, tổn thất hiệu ứng da đóng một vai trò quan trọng, và khi tần số trên 1GHz, tổn thất điện môi chiếm ưu thế. Hằng số điện môi, góc tổn hao điện môi, độ dẫn điện và tần số cắt có thể được thiết lập trong phần mềm mô phỏng. Phần mềm sẽ xem xét hiệu ứng da và tổn thất điện môi theo cấu trúc của đường truyền trong quá trình mô phỏng. Nếu mô phỏng sự suy giảm, hãy đảm bảo đặt tần số cắt tương ứng theo băng thông của tín hiệu. Băng thông được xác định bởi tốc độ cạnh tín hiệu. Nhiều tín hiệu 622MHz không khác nhiều so với tốc độ biên tín hiệu 2,5GHz. Ngoài ra, điều tương đương cũng có thể được nhìn thấy trong mô hình đường truyền tổn hao. Điện trở và độ dẫn điện thay đổi theo tần số.

Hiệu ứng của Vias và trình kết nối
Vias truyền tín hiệu đến phía bên kia của bảng. Phần kim loại thẳng đứng giữa các bảng là trở kháng không kiểm soát được và điểm uốn từ hướng ngang sang hướng thẳng đứng là điểm đứt, sẽ tạo ra phản xạ và sự xuất hiện của nó nên được giảm thiểu. Trong mô phỏng thiết kế hệ thống gigabit, để xem xét ảnh hưởng của vias, cần có một mô hình thông qua. Cấu trúc mô hình của qua có dạng điện trở nối tiếp R, độ tự cảm L và tụ điện song song C. Theo ứng dụng cụ thể và yêu cầu về độ chính xác, nhiều cấu trúc RLC có thể được sử dụng song song và việc ghép nối với các dây dẫn khác có thể được xem xét. Tại thời điểm này, mô hình qua là một ma trận. Có hai cách để lấy mô hình thông qua, một cách lấy bằng cách thử nghiệm như TDR, và cách khác có thể được trích xuất bằng công cụ trích xuất trường 3D (Field Solver) theo cấu trúc vật lý của thông qua. Thông qua các thông số của mô hình có liên quan đến vật liệu PCB, chất liệu xếp chồng, độ dày, kích thước pad / antipad và cách các dây kết nối với nó được kết nối. Trong phần mềm mô phỏng, các thông số khác nhau có thể được thiết lập theo yêu cầu về độ chính xác, phần mềm sẽ trích xuất mô hình của lỗ qua theo thuật toán tương ứng và xem xét ảnh hưởng của nó trong quá trình mô phỏng.

Trong thiết kế của hệ thống gigabit PCB, cần đặc biệt xem xét ảnh hưởng của đầu nối. Hiện nay sự phát triển của công nghệ đầu nối tốc độ cao có thể đảm bảo tốt tính liên tục của trở kháng và mặt đất trong quá trình truyền tín hiệu. Phân tích mô phỏng của đầu nối trong thiết kế chủ yếu là Sử dụng mô hình nhiều dòng. Mô hình đa đường kết nối là một mô hình được trích xuất bằng cách xem xét sự ghép nối điện dung và cảm ứng giữa các chân trong không gian ba chiều. Mô hình nhiều đường kết nối thường sử dụng bộ trích xuất trường ba chiều để trích xuất ma trận RLGC, ma trận này thường ở dạng mạch phụ của mô hình Spice. Do cấu trúc phức tạp của mô hình nên cần nhiều thời gian cho việc trích xuất và phân tích mô phỏng. Trong phần mềm SpecctraQuest, mô hình Spice của trình kết nối có thể được chỉnh sửa thành mô hình Espice, mô hình này có thể được gán cho thiết bị hoặc được gọi trực tiếp, hoặc có thể chỉnh sửa thành mô hình gói ở định dạng DML và được gán cho thiết bị để sử dụng.

Các cân nhắc về định tuyến và tín hiệu khác biệt
Tín hiệu vi sai có ưu điểm là chống nhiễu mạnh và tốc độ truyền cao. Trong truyền tín hiệu gigabit, nó có thể giảm ảnh hưởng của nhiễu xuyên âm và EMI tốt hơn. Các dạng khớp nối của nó bao gồm khớp nối cạnh và khớp nối lên xuống, khớp nối lỏng và khớp nối chặt. So với khớp nối trên và dưới, khớp nối cạnh có ưu điểm là giảm nhiễu xuyên âm tốt hơn, đi dây thuận tiện và xử lý đơn giản. Ghép nối trên và dưới thường được áp dụng cho các bảng mạch PCB có mật độ dây cao. So với khớp nối lỏng, khớp nối chặt có khả năng chống nhiễu tốt hơn và có thể giảm nhiễu xuyên âm, và khớp nối lỏng có thể kiểm soát tốt hơn tính liên tục của trở kháng dấu vết vi sai. Các quy tắc định tuyến vi phân cụ thể cần xem xét các ảnh hưởng của tính liên tục trở kháng, suy hao, xuyên âm và chênh lệch độ dài vết theo các tình huống khác nhau. Các đường phân biệt sử dụng sơ đồ mắt để phân tích kết quả mô phỏng. Phần mềm mô phỏng có thể thiết lập mã trình tự ngẫu nhiên để tạo ra sơ đồ mắt, và có thể nhập các thông số jitter và offset để phân tích ảnh hưởng của nó lên sơ đồ mắt.

Phân phối điện và EMC
Việc tăng tốc độ truyền dữ liệu, đi kèm với tốc độ biên nhanh hơn, đòi hỏi sự ổn định của nguồn điện trên một dải tần rộng hơn. Hệ thống tốc độ cao có thể vượt qua dòng điện quá độ 10A và yêu cầu gợn sóng của nguồn điện là 50mV, có nghĩa là trở kháng của mạng phân phối điện phải nằm trong khoảng 5mΩ trong một dải tần số nhất định. Ví dụ, thời gian tăng của tín hiệu nhỏ hơn 0,5ns, điều này cần được xem xét. Dải băng thông lên đến 1.0GHz. Trong thiết kế hệ thống gigabit, cần phải tránh sự can thiệp của nhiễu đồng bộ (SSN) và đảm bảo rằng hệ thống phân phối điện có trở kháng thấp trong dải băng thông. Nói chung, trong dải tần số thấp, tụ điện tách được sử dụng để giảm trở kháng, và ở dải tần số cao, sự phân bố của nguồn điện và mặt đất chủ yếu được xem xét. Hình 4 cho thấy biểu đồ đáp ứng tần số của sự thay đổi trở kháng khi có và không có tụ điện tách trong lớp nguồn và mặt phẳng đất.

Phần mềm SpecctraQuest có thể phân tích ảnh hưởng của nhiễu đồng bộ do cấu trúc gói gây ra. Phần mềm Tích hợp Công suất (PI) sử dụng miền tần số để phân tích hệ thống phân phối điện, có thể phân tích hiệu quả số lượng và vị trí của các tụ điện tách rời, cũng như ảnh hưởng của công suất và mặt phẳng đất. Các kỹ sư thực hiện việc lựa chọn tụ điện tách rời cũng như phân tích vị trí, định tuyến và phân phối phẳng.

EMC là viết tắt của Tương thích Điện từ, và các vấn đề dẫn đến bao gồm bức xạ điện từ quá mức và tính nhạy cảm với bức xạ điện từ. Nguyên nhân chính là do tần số hoạt động của mạch quá cao và cách bố trí, đi dây không hợp lý. Hiện tại, có các công cụ phần mềm để mô phỏng EMC, nhưng các vấn đề về EMC có thể do nhiều nguyên nhân điện từ gây ra. Khó thiết lập các thông số mô phỏng và điều kiện biên, điều này sẽ ảnh hưởng trực tiếp đến độ chính xác và tính khả thi của kết quả mô phỏng. Thực tiễn thông thường là áp dụng các quy tắc thiết kế kiểm soát EMC cho mỗi liên kết của thiết kế, để đạt được sự kiểm soát và hướng theo quy tắc trong mỗi liên kết của thiết kế và sau khi thiết kế được kiểm tra và xác nhận, các quy tắc mới có thể được hình thành và áp dụng cho thiết kế bảng mạch PCB mới.