Chính xác sản xuất PCB, PCB tần số cao, PCB cao tốc, PCB chuẩn, PCB đa lớp và PCB.
Nhà máy dịch vụ tùy chỉnh PCB & PCBA đáng tin cậy nhất.
Chất lượng c óủa
1. Đường mòn góc phải
Định tuyến góc phải thường là một tình huống cần tránh trong định tuyến PCB, và nó gần như đã trở thành một trong những tiêu chuẩn để đo lường chất lượng định tuyến. Vậy định tuyến góc phải ảnh hưởng như thế nào đến việc truyền tín hiệu? Về nguyên tắc, dấu vết góc phải thay đổi chiều rộng đường truyền, dẫn đến trở kháng không liên tục. Trên thực tế, không chỉ các dấu vết góc phải, mà cả các dấu vết góc nhọn cũng có thể gây ra những thay đổi trở kháng.
Tác động của quỹ đạo góc vuông đối với tín hiệu chủ yếu thể hiện ở ba mặt:
(1) Góc có thể tương đương với tải điện dung trên đường truyền để làm chậm thời gian tăng;
(2) Trở kháng không liên tục có thể dẫn đến phản xạ tín hiệu;
(3) nhiễu điện từ được tạo ra ở góc bên phải.
Điện dung ký sinh gây ra bởi góc phải của đường truyền có thể được tính bằng công thức thực nghiệm sau:
Điện dung ký sinh gây ra bởi góc phải của đường truyền có thể được tính bằng công thức thực nghiệm sau:
C=61W (Er) 1/2/Z0, trong công thức trên, C đại diện cho điện dung tương đương của các góc (tính bằng pF), W đại diện cho chiều rộng của dấu vết (tính bằng inch), εr đại diện cho hằng số điện môi của phương tiện và Z0 là trở kháng đặc trưng của đường truyền. Ví dụ, đối với một đường truyền 4Mils 50 ohm (εr là 4,3), góc phải mang điện dung khoảng 0,0101pF và sự thay đổi thời gian tăng kết quả có thể được ước tính là: T10-90%=2,2 * C * Z0/2=2,2 * 0,0101 * 50/2=0,556ps. Như bạn có thể thấy từ tính toán, hiệu ứng điện dung gây ra bởi quỹ đạo góc phải là cực kỳ nhỏ.Khi chiều rộng đường quỹ đạo góc phải tăng lên, trở kháng ở đó sẽ giảm xuống, do đó sẽ xuất hiện hiện tượng phản xạ tín hiệu nhất định. Chúng ta có thể tính toán trở kháng tương đương sau khi tăng chiều rộng đường dựa trên công thức tính trở kháng được đề cập trong chương đường truyền và sau đó tính toán hệ số phản xạ theo công thức thực nghiệm ρ=(Zs-Z0)/(Zs+Z0).
Nói chung, sự thay đổi trở kháng do hệ thống dây góc phải là từ 7 đến 20%, do đó hệ số phản xạ là khoảng 0,1. Ngoài ra, như bạn có thể thấy từ biểu đồ dưới đây, trở kháng của đường truyền trở thành 100% trong dòng W/2 và sau đó trở lại trở kháng bình thường sau thời gian W/2. Toàn bộ sự thay đổi trở kháng xảy ra trong một khoảng thời gian rất ngắn. Đối với việc truyền tín hiệu nói chung, sự thay đổi nhanh chóng và nhỏ này gần như không đáng kể.Nhiều người có sự hiểu biết này về hệ thống dây góc phải và nghĩ rằng nó rất dễ dàng để phát hoặc nhận sóng điện từ và tạo ra EMI, đó là một trong những lý do tại sao nhiều người nghĩ rằng hệ thống dây góc phải là không thể.
Tuy nhiên, kết quả của nhiều thử nghiệm thực tế cho thấy các dấu vết góc phải không tạo ra nhiễu điện từ đáng kể so với các đường thẳng. Có lẽ hiệu suất thiết bị hiện tại và mức độ thử nghiệm hạn chế khả năng kiểm tra, nhưng ít nhất nó cho thấy một vấn đề là bức xạ từ quỹ đạo góc phải đã nhỏ hơn lỗi đo của chính thiết bị. Nói chung, dây góc phải không đáng sợ như bạn nghĩ. Ít nhất trong các ứng dụng dưới GHz, bất kỳ hiệu ứng nào mà nó tạo ra, chẳng hạn như điện dung, phản xạ, EMI, v.v., rất khó để phản ánh trong thử nghiệm TDR.Các kỹ sư thiết kế bảng mạch PCB tốc độ cao vẫn nên tập trung vào bố cục, thiết kế nguồn/mặt đất và thiết kế dấu vết. Thông qua các lỗ và những người khác. Tất nhiên, mặc dù tác động của hệ thống dây góc phải không nghiêm trọng lắm, nhưng điều đó không có nghĩa là tất cả chúng ta đều có thể đi theo đường góc phải trong tương lai. Chú ý đến chi tiết là một phẩm chất cơ bản mà mọi kỹ sư phải có.Ngoài ra, với sự phát triển nhanh chóng của mạch kỹ thuật số, tần số tín hiệu được xử lý bởi các kỹ sư bảng mạch PCB sẽ tiếp tục tăng lên và trong lĩnh vực thiết kế tần số vô tuyến trên 10GHz, những góc vuông nhỏ này có thể trở thành tâm điểm của các vấn đề tốc độ cao.
2.Quỹ đạo vi phân
Tín hiệu khác biệt đang ngày càng được sử dụng rộng rãi trong thiết kế bảng mạch tốc độ cao. Các tín hiệu chính trong mạch thường được thiết kế với cấu trúc khác biệt. Tại sao nó rất phổ biến? Làm thế nào để đảm bảo hiệu suất tốt của nó trong thiết kế bảng mạch PCB?Với cả hai câu hỏi đó, chúng tôi chuyển sang phần tiếp theo. Differential signal là gì?Nói một cách thông thường, đầu lái xe gửi hai tín hiệu bằng nhau nhưng pha đối lập, và đầu nhận đánh giá trạng thái logic "0" hoặc "1" bằng cách so sánh sự khác biệt giữa hai điện áp. Một cặp dấu vết mang tín hiệu khác biệt được gọi là dấu vết khác biệt.
So với dấu vết tín hiệu đơn đầu thông thường, tín hiệu vi sai có lợi thế rõ ràng trong ba lĩnh vực sau:
a.Khả năng chống nhiễu mạnh vì khớp nối giữa hai dấu vết khác biệt là rất tốt. Khi có nhiễu bên ngoài, chúng được ghép nối với hai dây gần như đồng thời và đầu thu chỉ quan tâm đến sự khác biệt giữa hai tín hiệu. Do đó, tiếng ồn chế độ chung bên ngoài có thể được loại bỏ hoàn toàn.
b.Có thể ức chế nhiễu điện từ một cách hiệu quả. Tương tự như vậy, vì hai tín hiệu có cực ngược nhau, các trường điện từ mà chúng phát ra có thể triệt tiêu lẫn nhau. Khớp nối càng chặt, càng ít năng lượng điện từ được giải phóng ra bên ngoài.
c.Định vị thời gian, bởi vì sự thay đổi chuyển đổi tín hiệu khác biệt nằm ở giao điểm của hai tín hiệu, không giống như tín hiệu đầu đơn thông thường phụ thuộc vào hai điện áp ngưỡng, cao và thấp, do đó, ảnh hưởng của quá trình và nhiệt độ nhỏ hơn, có thể giảm lỗi thời gian. Nó cũng phù hợp hơn với các mạch có tín hiệu biên độ thấp. LVDS phổ biến hiện nay đề cập đến công nghệ tín hiệu chênh lệch biên độ nhỏ này.Đối với các kỹ sư hội đồng quản trị PCB, mối quan tâm là làm thế nào để đảm bảo rằng những lợi thế của các đường phân phối khác nhau được sử dụng đầy đủ trong hệ thống dây điện thực tế. Có lẽ bất cứ ai đã chạm vào ngăn xếp sẽ hiểu yêu cầu chung của dấu vết khác biệt, đó là "bằng nhau, bằng nhau khoảng cách". Độ dài bằng nhau là để đảm bảo rằng hai tín hiệu khác biệt luôn giữ phân cực đối lập và giảm thành phần chế độ chung; Khoảng cách bằng nhau chủ yếu là để đảm bảo trở kháng chênh lệch của cả hai phù hợp, giảm phản xạ. "Càng gần nguyên tắc càng tốt" đôi khi là một trong những yêu cầu của định tuyến vi sai. Nhưng tất cả các quy tắc này không phải là hùng biện, và nhiều kỹ sư dường như không hiểu bản chất của tín hiệu khác biệt tốc độ cao. Sau đây nhấn mạnh một số quan niệm sai lầm phổ biến trong thiết kế tín hiệu vi sai PCB.
Quan niệm sai lầm 1: Nghĩ rằng tín hiệu vi sai không cần mặt phẳng nối đất làm đường dẫn trở lại hoặc nghĩ rằng dấu vết vi sai cung cấp đường dẫn trở lại cho nhau. Quan niệm sai lầm này là do bị nhầm lẫn bởi các hiện tượng bề mặt hoặc sự hiểu biết không đủ sâu về cơ chế truyền tín hiệu tốc độ cao. Như bạn có thể thấy từ cấu trúc của đầu thu, các transistor Q3 và Q4 có dòng điện phát bằng nhau và ngược lại, và dòng điện của chúng trên mặt đất chỉ triệt tiêu lẫn nhau (I1=0), do đó mạch vi sai thích hợp cho các cuộc biểu tình tương tự và các sự hiện diện có thể khác.
Quan niệm sai lầm 1:Nghĩ rằng tín hiệu vi sai không cần mặt phẳng nối đất làm đường dẫn trở lại hoặc nghĩ rằng dấu vết vi sai cung cấp đường dẫn trở lại cho nhau. Quan niệm sai lầm này là do bị nhầm lẫn bởi các hiện tượng bề mặt hoặc sự hiểu biết không đủ sâu về cơ chế truyền tín hiệu tốc độ cao. Như bạn có thể thấy từ cấu trúc của đầu thu, các transistor Q3 và Q4 có dòng điện phát bằng nhau và ngược lại, và dòng điện của chúng trên mặt đất chỉ triệt tiêu lẫn nhau (I1=0), do đó mạch vi sai thích hợp cho các cuộc biểu tình tương tự và các sự hiện diện có thể khác.
Trong thiết kế mạch PCB, khớp nối giữa dấu vết khác biệt thường nhỏ, thường chỉ chiếm 10~20% độ khớp nối, nhiều hơn là khớp nối với mặt đất, vì vậy đường dẫn trở lại chính của dấu vết khác biệt vẫn còn trong mặt đất. Bình tĩnh. Khi mặt phẳng mặt đất không liên tục, khớp nối giữa các dấu vết khác biệt trong khu vực không có mặt phẳng tham chiếu sẽ cung cấp đường dẫn trở lại chính.Mặc dù sự gián đoạn của mặt phẳng tham chiếu sẽ không ảnh hưởng nghiêm trọng đến dấu vết vi sai như dấu vết một đầu thông thường, nhưng nó vẫn làm giảm chất lượng của tín hiệu vi sai và tăng EMI và nên tránh càng nhiều càng tốt. Một số nhà thiết kế cũng tin rằng một số tín hiệu chế độ chung trong truyền vi sai có thể bị ức chế bằng cách loại bỏ các mặt phẳng tham chiếu dưới dấu vết vi sai, nhưng phương pháp này về mặt lý thuyết là không mong muốn. Làm thế nào để kiểm soát trở kháng? Không cung cấp vòng trở kháng mặt đất cho tín hiệu chế độ chung chắc chắn sẽ dẫn đến bức xạ EMI, gây hại nhiều hơn là tốt.
Quan niệm sai lầm 2: Giữ khoảng cách bằng nhau quan trọng hơn so với việc khớp chiều dài đường. Trong bố trí bảng mạch PCB thực tế, thường không thể đáp ứng các yêu cầu của thiết kế khác biệt cùng một lúc. Do các yếu tố như phân bố pin, thông qua lỗ và không gian cáp, mục đích phù hợp với chiều dài đường phải được thực hiện bằng cách định tuyến thích hợp, nhưng kết quả phải là một số khu vực của cặp chênh lệch không thể song song. Giờ này chúng ta làm gì?Vậy còn việc đánh đổi thì sao? Trước khi đi đến kết luận, chúng ta hãy xem xét các mô phỏng sau đây.Từ kết quả mô phỏng trên,hình sóng của phương án 1 và phương án 2 gần như nhất trí, có nghĩa là khoảng cách không đều gây ra ảnh hưởng tối thiểu. Ngược lại, chiều dài dòng không phù hợp với thời gian ghép nối có tác động lớn hơn nhiều (tùy chọn 3). Từ phân tích lý thuyết,mặc dù sự không nhất quán trong khoảng cách dẫn đến sự thay đổi trở kháng khác biệt, vì sự ghép nối giữa các cặp khác biệt không đáng kể, phạm vi thay đổi trở kháng cũng nhỏ, thường là trong vòng 10%, điều này chỉ tương đương với phản xạ gây ra bởi lỗ đơn và không có ảnh hưởng đáng kể đến việc truyền tín hiệu.Một khi chiều dài dòng không phù hợp, các thành phần chế độ chung được giới thiệu trong tín hiệu vi sai, ngoài việc bù thời gian, làm giảm chất lượng tín hiệu và tăng EMI. Có thể nói rằng các quy tắc quan trọng của thiết kế dòng vi sai trên PCB là phù hợp với chiều dài dòng, các quy tắc khác có thể được xử lý linh hoạt theo yêu cầu thiết kế và ứng dụng thực tế.
Sai số 3: Cho rằng quỹ đạo vi phân nhất định rất gần. Duy trì sự gần gũi của các dấu vết khác biệt không gì khác hơn là tăng cường sự kết hợp của chúng, điều này không chỉ giúp tăng khả năng miễn dịch với tiếng ồn mà còn tận dụng tối đa sự phân cực ngược lại của từ trường để chống lại nhiễu điện từ bên ngoài. Mặc dù phương pháp này rất có lợi trong hầu hết các trường hợp, nhưng không phải vậy. Nếu chúng ta có thể đảm bảo rằng chúng che chắn hoàn toàn sự can thiệp từ bên ngoài, thì chúng ta không cần phải đạt được khả năng chống nhiễu và chống nhiễu thông qua các khớp nối mạnh mẽ với nhau. Mục đích của việc ngăn chặn EMI.Làm thế nào chúng ta có thể đảm bảo rằng các dấu vết khác biệt có sự cô lập và che chắn tốt? Tăng khoảng cách với các dấu vết tín hiệu khác là một trong những phương pháp cơ bản. Năng lượng của trường điện từ giảm dần theo bình phương khoảng cách.Nói chung, khi khoảng cách giữa các đường vượt quá 4 lần chiều rộng của các đường, sự can thiệp giữa chúng rất yếu và về cơ bản là ổn.Ngoài ra, sự cô lập của mặt phẳng mặt đất cũng có thể hoạt động như một lá chắn tốt.Cấu trúc này thường được sử dụng trong thiết kế bảng mạch PCB đóng gói IC tần số cao (trên 10G). Nó được gọi là cấu trúc CPW và có thể đảm bảo kiểm soát trở kháng vi sai nghiêm ngặt (2Z0). Dấu vết vi sai cũng có thể hoạt động trong các lớp tín hiệu khác nhau, nhưng phương pháp này thường không được khuyến khích vì sự khác biệt giữa trở kháng và thông qua các lỗ được tạo ra bởi các lớp khác nhau có thể phá vỡ hiệu ứng truyền tải vi sai và giới thiệu tiếng ồn chế độ chung.Ngoài ra, nếu hai lớp liền kề không được ghép nối chặt chẽ, nó sẽ làm giảm khả năng chống ồn của dấu vết vi sai, nhưng nhiễu xuyên âm không phải là vấn đề nếu khoảng cách thích hợp với dấu vết xung quanh có thể được duy trì. Ở tần số chung (dưới GHz), EMI không phải là một vấn đề nghiêm trọng. Các thí nghiệm đã chỉ ra rằng sự phân rã năng lượng bức xạ ở khoảng cách 3 mét đã đạt tới 60 dB đối với các dấu vết vi sai cách nhau 500 Mils, đủ để đáp ứng các tiêu chuẩn bức xạ điện từ của FCC,vì vậy các nhà thiết kế không phải lo lắng quá nhiều về sự không tương thích điện từ do khớp nối đường vi sai không đủ.
3.Hình con rắn
Serpentine Line là một phương pháp định tuyến thường được sử dụng trong bố cục. Mục đích chính của nó là điều chỉnh độ trễ để đáp ứng các yêu cầu thiết kế thời gian của hệ thống. Các nhà thiết kế trước tiên phải hiểu rằng dây Serpentine làm gián đoạn chất lượng tín hiệu, thay đổi độ trễ truyền và cố gắng tránh sử dụng nó trong quá trình định tuyến. Tuy nhiên, trong thiết kế thực tế, để đảm bảo tín hiệu có đủ thời gian giữ hoặc để giảm độ lệch thời gian giữa cùng một nhóm tín hiệu, thường cần phải cố ý định định tuyến. Vậy dây Serpentine ảnh hưởng đến việc truyền tín hiệu như thế nào?Cần chú ý gì khi đi đường? Hai tham số chính là chiều dài khớp nối song song và khoảng cách khớp nối. Rõ ràng, khi tín hiệu được truyền trên một quỹ đạo rắn, khớp nối xảy ra giữa các đoạn thẳng song song dưới dạng mô đun chênh lệch,S càng nhỏ,Lp càng lớn và khớp nối càng lớn. Điều này có thể dẫn đến giảm độ trễ truyền dẫn và làm giảm đáng kể chất lượng tín hiệu do nhiễu xuyên âm. Đối với cơ chế của nó, hãy xem Phân tích Crosstalk mô hình chung và vi sai trong Chương 3.
Một số lưu ý khi xử lý serpentine:
(1) Cố gắng tăng khoảng cách của các đoạn thẳng song song, ít nhất là lớn hơn 3H, trong đó H là khoảng cách mà tín hiệu được đánh dấu đến mặt phẳng tham chiếu. Thông thường mà nói, chính là vòng qua một khúc cua lớn. Miễn là S đủ lớn, các hiệu ứng khớp nối lẫn nhau có thể được tránh gần như hoàn toàn.
(2) Giảm chiều dài khớp nối Lp. Khi độ trễ Lp kép tiếp cận hoặc vượt quá thời gian tăng tín hiệu, nhiễu xuyên âm kết quả sẽ đạt đến bão hòa.
(3) Độ trễ truyền tín hiệu do các đường ruy băng hoặc các đường serpentine bị chôn vùi trong các đường microband nhỏ hơn các đường microband. Về lý thuyết, các đường ribbon không ảnh hưởng đến tốc độ truyền do nhiễu xuyên âm mô hình khác biệt.
(4) Đối với tốc độ cao và đường tín hiệu có yêu cầu thời gian nghiêm ngặt, cố gắng không sử dụng đường serpentine, đặc biệt là không uốn lượn trong một khu vực nhỏ.
(5) Dấu vết rắn ở bất kỳ góc độ nào thường có thể được sử dụng, điều này có hiệu quả trong việc giảm khớp nối lẫn nhau.
(6) Trong thiết kế của bảng mạch PCB tốc độ cao,đường serpentine không có cái gọi là khả năng lọc hoặc chống nhiễu, điều này chỉ làm giảm chất lượng tín hiệu, vì vậy nó chỉ được sử dụng để khớp thời gian và không sử dụng khác.
(7) Đôi khi có thể xem xét phương pháp dây xoắn ốc để quấn quanh.Mô phỏng cho thấy hiệu quả của nó vượt trội hơn so với cáp serpentine được thiết kế bảng mạch PCB thông thường.
