Chính xác sản xuất PCB, PCB tần số cao, PCB cao tốc, PCB chuẩn, PCB đa lớp và PCB.
Nhà máy dịch vụ tùy chỉnh PCB & PCBA đáng tin cậy nhất.
Thông tin PCB

Thông tin PCB - Làm thế nào một tấm PCB tốt được thực hiện

Thông tin PCB

Thông tin PCB - Làm thế nào một tấm PCB tốt được thực hiện

Làm thế nào một tấm PCB tốt được thực hiện

2022-01-18
View:522
Author:pcb

Mọi người đều biết rằng làm cho một bảng mạch PCB là biến một sơ đồ được thiết kế tốt thành một bảng mạch in thực sự. Xin đừng đánh giá thấp quá trình này. Có rất nhiều thứ về nguyên tắc khả thi, nhưng về mặt kỹ thuật rất khó đạt được, hoặc những gì người khác có thể đạt được, những người khác không thể, vì vậy làm một bảng mạch PCB không khó, nhưng làm tốt bảng mạch PCB không phải là một điều dễ dàng. Hai khó khăn lớn trong lĩnh vực vi điện tử là xử lý tín hiệu tần số cao và tín hiệu yếu. Về vấn đề này, mức độ sản xuất của bảng PCB là đặc biệt quan trọng. Cùng một nguyên tắc thiết kế, cùng một thành phần, những người khác nhau sản xuất bảng PCB có các tính năng khác nhau. Vì vậy, làm thế nào chúng ta có thể làm cho một bảng mạch PCB tốt? Dựa trên kinh nghiệm của chúng tôi trong quá khứ, tôi muốn nói về những gì tôi nghĩ về:

Bảng mạch PCB

1. Rõ ràng mục tiêu thiết kế Khi nhận được nhiệm vụ thiết kế, trước tiên phải làm rõ mục tiêu thiết kế, cho dù đó là bảng PCB thông thường, bảng PCB tần số cao, bảng PCB xử lý tín hiệu nhỏ, hoặc bảng PCB xử lý tín hiệu tần số cao và nhỏ cùng một lúc. Nếu đó là bảng mạch PCB thông thường, miễn là bố trí và dây hợp lý gọn gàng, kích thước cơ học chính xác, nếu có dây tải trung bình và dây tải dài, phải sử dụng một số phương pháp để giảm tải. Khi có các đường tín hiệu trên 40 MHz trên bo mạch, cần đặc biệt xem xét các đường tín hiệu này, chẳng hạn như nhiễu xuyên âm giữa các đường. Nếu tần số cao hơn, chiều dài dây sẽ bị giới hạn chặt chẽ hơn. Theo lý thuyết mạng thông số phân phối, sự tương tác giữa các mạch tốc độ cao và hệ thống dây điện của chúng là yếu tố quyết định không thể bỏ qua trong thiết kế hệ thống. Khi tốc độ truyền cổng tăng lên, đảo ngược trên đường tín hiệu sẽ tăng tương ứng và nhiễu xuyên âm giữa các đường tín hiệu liền kề sẽ tăng tỷ lệ thuận. Thông thường, tiêu thụ điện năng và tản nhiệt của mạch tốc độ cao cũng rất lớn. Khi làm PCB tốc độ cao, cần chú ý đầy đủ đến bảng mạch. Cần đặc biệt chú ý đến các đường tín hiệu này khi có các tín hiệu yếu ở mức milivolt hoặc thậm chí microvolt trên bảng. Vì tín hiệu nhỏ quá yếu và dễ bị nhiễu bởi các tín hiệu mạnh khác, các biện pháp che chắn thường được yêu cầu. Giảm đáng kể tỷ lệ tín hiệu tiếng ồn. Kết quả là, các tín hiệu hữu ích bị ngập bởi tiếng ồn và không thể được trích xuất một cách hiệu quả. Việc vận hành bảng cũng nên được xem xét trong giai đoạn thiết kế. Các yếu tố như vị trí vật lý của điểm kiểm tra và cách ly điểm kiểm tra không thể bỏ qua vì một số tín hiệu nhỏ và tần số cao không thể được thêm trực tiếp vào đầu dò để đo. Ngoài ra, các yếu tố liên quan khác cần được xem xét, chẳng hạn như số lượng lớp của tấm, hình dạng gói của các thành phần được sử dụng và độ bền cơ học của tấm. Trước khi làm bảng mạch PCB, cần phải hiểu mục tiêu thiết kế của thiết kế. Chúng tôi biết rằng một số thành phần đặc biệt có yêu cầu đặc biệt về bố cục và định tuyến, chẳng hạn như bộ khuếch đại tín hiệu analog được sử dụng trong Lotte và aph. Bộ khuếch đại tín hiệu analog yêu cầu nguồn điện ổn định và gợn nhỏ hơn. Phần tín hiệu nhỏ tương tự nên được giữ càng xa thiết bị cung cấp điện càng tốt. Trên bảng OTI, phần khuếch đại tín hiệu nhỏ cũng được trang bị đặc biệt với lá chắn để che chắn nhiễu điện từ đi lạc. Chip glink được sử dụng trên bo mạch NTOI sử dụng quy trình ECL tiêu thụ rất nhiều năng lượng và tạo ra nhiệt. Khi bố trí phải đặc biệt xem xét vấn đề tản nhiệt. Nếu sử dụng tản nhiệt tự nhiên, chip GLINK phải được đặt ở nơi lưu thông không khí tương đối trơn tru. Và nhiệt phát ra sẽ không ảnh hưởng nhiều đến các chip khác. Nếu bảng được trang bị loa hoặc thiết bị công suất cao khác, nó có thể gây ô nhiễm nghiêm trọng cho nguồn điện và cũng cần được chú ý đầy đủ. Cân nhắc bố trí phần tử Một trong những yếu tố đầu tiên cần xem xét trong bố trí phần tử là hiệu suất điện. Các bộ phận liên quan chặt chẽ đến hệ thống dây điện nên được đặt càng gần nhau càng tốt. Đặc biệt đối với một số tuyến đường cao tốc, bố cục nên ngắn nhất có thể. Tín hiệu nguồn và thiết bị tín hiệu nhỏ phải tách ra. Dưới tiền đề đáp ứng hiệu suất mạch, cũng cần xem xét vị trí gọn gàng và đẹp của các yếu tố để dễ dàng kiểm tra. Kích thước cơ học của tấm và vị trí của ổ cắm cũng cần được xem xét cẩn thận. Thời gian trễ nối đất và lan truyền kết nối với nhau trong các hệ thống tốc độ cao cũng là những cân nhắc hàng đầu trong thiết kế hệ thống. Thời gian truyền trên đường tín hiệu có ảnh hưởng lớn đến tốc độ của toàn bộ hệ thống, đặc biệt là đối với các mạch ECL tốc độ cao. Mặc dù tốc độ của chính các khối IC là rất cao, do việc sử dụng các đường kết nối thông thường (dài khoảng 30 cm) trên bảng điều khiển phía sau. Độ trễ 2ns) Tăng thời gian trễ, có thể làm giảm đáng kể tốc độ hệ thống. Các thành phần làm việc đồng bộ như thanh ghi dịch chuyển và bộ đếm đồng bộ được đặt trên cùng một bảng vì tín hiệu đồng hồ đến các bảng khác nhau có thời gian trễ truyền không bằng nhau, điều này có thể gây ra lỗi chính thanh ghi dịch chuyển. Nếu nó không thể được đặt trên một bảng, chiều dài của đường đồng hồ từ nguồn đồng hồ chung đến mỗi bảng plugin phải bằng nhau ở nơi đồng bộ hóa là rất quan trọng. Cân nhắc về hệ thống dây điện Với việc thiết kế mạng cáp quang OTNI và Star hoàn thành, trong tương lai sẽ có nhiều tấm thẻ tín hiệu tốc độ cao hơn 100MHz cần được thiết kế. Một số khái niệm cơ bản về đường cao tốc sẽ được trình bày ở đây. Đường truyền: Bất kỳ đường dẫn tín hiệu "dài" nào trên bảng mạch in có thể được coi là đường truyền. Nếu thời gian trễ truyền của đường dây ngắn hơn nhiều so với thời gian tăng tín hiệu, bất kỳ phản xạ nào được tạo ra trong quá trình tăng tín hiệu sẽ bị ngập. Quá đà, giật và rung chuông không còn nữa. Đối với hầu hết các mạch MOS hiện tại, dấu vết có thể được đo bằng mét mà không bị biến dạng tín hiệu vì tỷ lệ thời gian tăng so với thời gian trễ truyền đường dây lớn hơn nhiều. Đối với các mạch logic nhanh hơn, đặc biệt là ECL siêu nhanh. Đối với mạch tích hợp, do tốc độ cạnh tăng lên, chiều dài của dấu vết phải được rút ngắn đáng kể để duy trì tính toàn vẹn của tín hiệu nếu không có biện pháp nào khác được thực hiện. Có hai cách để làm cho mạch tốc độ cao hoạt động trên các thiết bị liên quan