Tin tức về PCB - 3 quan niệm sai lầm về cáp trong bố cục PCB

Bố trí là một trong những kỹ năng làm việc cơ bản nhất của kỹ sư thiết kế PCB. Chất lượng của hệ thống cáp sẽ ảnh hưởng trực tiếp đến hiệu suất của toàn bộ hệ thống. Hầu hết các lý thuyết thiết kế tốc độ cao cuối cùng phải được thực hiện và xác minh thông qua Layout. Do đó, cáp là rất quan trọng trong thiết kế PCB tốc độ cao. Dưới đây là phân tích tính hợp lý của một số tình huống có thể gặp phải trong hệ thống dây điện thực tế và đưa ra một số chiến lược dây điện tối ưu hơn. Chủ yếu được giải thích từ ba mặt đường bố trí góc phải, đường phân bố kém và đường bố trí hình rắn.

1. Dây góc phải

Định tuyến góc phải thường là điều cần tránh nhất có thể trong định tuyến PCB, và nó gần như đã trở thành một trong những tiêu chuẩn để đo lường chất lượng định tuyến. Vậy định tuyến góc phải ảnh hưởng đến việc truyền tín hiệu như thế nào? Về nguyên tắc, hệ thống dây góc phải thay đổi chiều rộng đường truyền dẫn, dẫn đến trở kháng không liên tục. Trên thực tế, không chỉ có dây góc phải, mà cả dây góc và góc nhọn cũng có thể gây ra những thay đổi trở kháng. Ảnh hưởng của cáp góc phải đối với tín hiệu chủ yếu được phản ánh trong ba khía cạnh: một là góc có thể tương đương với tải điện dung trên đường truyền, làm chậm thời gian tăng; Một loại khác là sự gián đoạn của trở kháng có thể gây ra sự phản xạ của tín hiệu; Thứ ba là đầu góc phải tạo ra EMI.

Điện dung ký sinh gây ra bởi góc phải của đường truyền có thể được tính bằng công thức thực nghiệm sau:

C=61W（Er）1/2/Z0

Trong công thức trên, C là điện dung tương đương của góc (tính bằng pF), W là chiều rộng của dấu vết (tính bằng inch), Isla µr là hằng số điện môi của phương tiện và Z0 là trở kháng đặc trưng của đường truyền. Ví dụ, đối với đường truyền 4Mils 50ohm (4,3 cho đảo), góc bên phải mang điện dung khoảng 0,0101pF, sau đó có thể ước tính sự thay đổi thời gian tăng gây ra:

T10-90%=2.2*C*Z0/2=2.2*0.0101*50/2=0.556ps

Qua tính toán có thể thấy được, quỹ đạo góc vuông mang đến hiệu ứng điện dung cực nhỏ.

Khi chiều rộng đường của dấu vết bên phải tăng lên, trở kháng sẽ giảm ở đó và do đó một số hiện tượng phản xạ tín hiệu nhất định sẽ xảy ra. Chúng ta có thể tính toán trở kháng tương đương sau khi tăng chiều rộng đường dựa trên công thức tính trở kháng được đề cập trong chương đường truyền và sau đó tính toán hệ số phản xạ theo công thức thực nghiệm: E=(Zs-Z0)/(Zs+Z0). Thông thường, sự thay đổi trở kháng do hệ thống dây góc phải là từ 7% -20%, do đó hệ số phản xạ tối đa là khoảng 0,1. Ngoài ra, như bạn có thể thấy trong hình dưới đây, trở kháng của đường truyền thay đổi đến mức tối thiểu trong chiều dài của đường W/2 và sau đó trở lại trở kháng bình thường sau thời gian của W/2. Toàn bộ thời gian thay đổi trở kháng là rất ngắn, thường trong vòng 10 ps. Bên trong, sự thay đổi nhanh chóng và nhỏ này gần như không đáng kể đối với việc truyền tín hiệu nói chung.

Nhiều người có sự hiểu biết này về hệ thống dây góc phải. Họ nghĩ rằng đầu dễ dàng truyền hoặc nhận sóng điện từ và tạo ra EMI. Điều này đã trở thành một trong những lý do tại sao nhiều người nghĩ rằng không thể sử dụng cáp góc phải. Tuy nhiên, nhiều kết quả thử nghiệm thực tế cho thấy các dấu vết góc phải không tạo ra EMI đáng chú ý hơn các đường thẳng. Có lẽ hiệu suất thiết bị hiện tại và mức độ thử nghiệm hạn chế độ chính xác của bài kiểm tra, nhưng ít nhất nó nói lên một vấn đề. Bức xạ từ hệ thống dây góc phải đã nhỏ hơn lỗi đo của chính thiết bị.

Nói chung, dây góc phải không đáng sợ như bạn nghĩ. Ít nhất trong các ứng dụng dưới GHz, bất kỳ hiệu ứng nào, chẳng hạn như điện dung, phản xạ, EMI, v.v., rất khó để phản ánh trong thử nghiệm TDR. Các kỹ sư thiết kế PCB tốc độ cao vẫn nên tập trung vào bố cục, thiết kế nguồn/mặt đất và thiết kế dây. Qua lỗ và những thứ khác. Tất nhiên, mặc dù tác động của hệ thống dây góc phải không nghiêm trọng lắm, nhưng điều đó không có nghĩa là tất cả chúng ta đều có thể sử dụng hệ thống dây góc phải trong tương lai. Chú ý đến chi tiết là một phẩm chất cơ bản mà mọi kỹ sư giỏi phải có. Ngoài ra, với sự phát triển nhanh chóng của mạch kỹ thuật số, tần số xử lý tín hiệu của các kỹ sư PCB sẽ tiếp tục tăng lên. Trong lĩnh vực thiết kế RF trên 10GHz, những góc vuông nhỏ này có thể là tâm điểm của các vấn đề tốc độ cao.

2. Định tuyến khác biệt

Tín hiệu khác biệt (Differential Signal) ngày càng được sử dụng rộng rãi trong thiết kế mạch tốc độ cao. Các tín hiệu quan trọng nhất trong mạch thường được thiết kế để có cấu trúc khác biệt. Điều gì làm cho nó rất phổ biến? Làm thế nào để đảm bảo hiệu suất tốt của nó trong thiết kế PCB? Với hai câu hỏi này, chúng ta chuyển sang phần tiếp theo của cuộc thảo luận. Differential signal là gì? Theo cách nói của giáo dân, đầu lái xe gửi hai tín hiệu bằng nhau và ngược pha, và đầu nhận đánh giá trạng thái logic "0" hoặc "1" bằng cách so sánh sự khác biệt giữa hai điện áp. Một cặp dấu vết mang tín hiệu khác biệt được gọi là dấu vết khác biệt.

So với dấu vết tín hiệu đơn đầu thông thường, tín hiệu vi sai có lợi thế rõ ràng nhất trong ba lĩnh vực sau:

a. Khả năng chống nhiễu mạnh vì khớp nối giữa hai dấu vết khác biệt là rất tốt. Khi có nhiễu từ bên ngoài, chúng được ghép nối với hai đường gần như đồng thời và đầu nhận chỉ quan tâm đến sự khác biệt giữa hai tín hiệu. Do đó, tiếng ồn chế độ chung bên ngoài có thể được loại bỏ hoàn toàn.

Có thể ngăn chặn EMI một cách hiệu quả. Vì lý do tương tự, các trường điện từ mà hai tín hiệu phát ra có thể triệt tiêu lẫn nhau do sự phân cực ngược nhau của chúng. Khớp nối càng chặt, càng ít năng lượng điện từ được giải phóng ra thế giới bên ngoài.

c. Định vị thời gian chính xác. Vì sự thay đổi công tắc của tín hiệu chênh lệch nằm ở giao điểm của hai tín hiệu, không giống như tín hiệu đơn đầu thông thường, nó dựa vào điện áp ngưỡng cao và điện áp ngưỡng thấp để xác định, vì vậy nó ít bị ảnh hưởng bởi quá trình và nhiệt độ, có thể làm giảm sai số về thời gian. Nhưng nó cũng phù hợp hơn với các mạch tín hiệu biên độ thấp. LVDS (Low Voltage Differential Signal) phổ biến hiện nay đề cập đến công nghệ tín hiệu chênh lệch biên độ nhỏ này.

Đối với các kỹ sư PCB, mối quan tâm chính là làm thế nào để đảm bảo rằng những lợi thế của các đường phân phối khác biệt được sử dụng đầy đủ trong hệ thống dây điện thực tế. Có lẽ bất cứ ai đã chạm vào Layout sẽ hiểu các yêu cầu chung của hệ thống dây điện khác biệt, đó là "isometric". Độ dài bằng nhau được thiết kế để đảm bảo rằng hai tín hiệu khác biệt luôn giữ phân cực đối lập và giảm thành phần chế độ chung; Khoảng cách chủ yếu là để đảm bảo trở kháng chênh lệch giữa hai bên nhất trí, giảm phản xạ. "Càng gần càng tốt" đôi khi là một trong những yêu cầu của hệ thống dây vi sai. Nhưng tất cả các quy tắc này không được sử dụng cho các ứng dụng cơ học và nhiều kỹ sư dường như vẫn không hiểu bản chất của truyền tín hiệu vi sai tốc độ cao. Sau đây nhấn mạnh một số quan niệm sai lầm phổ biến trong thiết kế tín hiệu khác biệt của bảng PCB.

Quan niệm sai lầm 1: Người ta tin rằng tín hiệu khác biệt không cần mặt đất làm đường dẫn trở lại hoặc dấu vết khác biệt cung cấp đường dẫn trở lại cho nhau. Lý do cho sự hiểu lầm này là họ bị nhầm lẫn bởi các hiện tượng bề mặt hoặc cơ chế truyền tín hiệu tốc độ cao không đủ sâu. Như có thể thấy từ cấu trúc đầu thu của Hình 1-8-15, các transistor Q3 và Q4 có dòng điện phát bằng nhau và ngược lại, và dòng điện của chúng trên mặt đất được triệt tiêu chính xác với nhau (I1=0), do đó mạch vi sai có phản ứng tương tự và các tín hiệu nhiễu khác có thể có trên mặt phẳng nguồn và mặt đất không nhạy. Việc loại bỏ trở lại một phần của mặt phẳng mặt đất không có nghĩa là mạch vi sai không sử dụng mặt phẳng tham chiếu làm đường dẫn trở lại tín hiệu. Trên thực tế, trong phân tích tín hiệu trở lại, cơ chế cho các đường phân phối khác biệt và cáp đơn đầu thông thường là như nhau, tức là tín hiệu tần số cao luôn quay trở lại dọc theo vòng lặp với độ tự cảm tối thiểu. Sự khác biệt lớn nhất là ngoài việc ghép nối với mặt đất, các đường khác biệt cũng có khớp nối với nhau. Loại khớp nối nào mạnh sẽ trở thành con đường trở lại chính. Hình 1-8-16 là sơ đồ phân bố địa từ của tín hiệu một đầu và tín hiệu khác biệt.

Trong thiết kế mạch PCB, khớp nối giữa các dấu vết khác biệt thường nhỏ, thường chỉ chiếm 10 đến 20% độ khớp nối, nhiều hơn là khớp nối đất, vì vậy đường dẫn trở lại chính của dấu vết khác biệt vẫn tồn tại trên mặt phẳng mặt đất. Khi mặt phẳng tiếp đất không liên tục, khớp nối giữa các dấu vết khác biệt sẽ cung cấp đường dẫn trở lại chính trong các khu vực không có mặt phẳng tham chiếu như trong Hình 1-8-17. Mặc dù sự gián đoạn của mặt phẳng tham chiếu ảnh hưởng đến dấu vết vi sai không nghiêm trọng như dấu vết một đầu thông thường, nhưng nó vẫn làm giảm chất lượng của tín hiệu vi sai và tăng EMI, điều này nên tránh càng nhiều càng tốt. Một số nhà thiết kế tin rằng mặt phẳng tham chiếu dưới dấu vết vi sai có thể được loại bỏ để ngăn chặn một số tín hiệu chế độ chung trong truyền vi sai. Tuy nhiên, phương pháp này về mặt lý thuyết là không mong muốn. Làm thế nào để kiểm soát trở kháng? Không cung cấp vòng trở kháng mặt đất cho tín hiệu chế độ chung chắc chắn sẽ gây ra bức xạ EMI. Phương pháp này có hại nhiều hơn có lợi.

Quan niệm sai lầm 2: Mọi người nghĩ rằng việc duy trì khoảng cách bằng nhau quan trọng hơn so với việc khớp chiều dài đường. Trong bố cục PCB thực tế, thường không thể đáp ứng các yêu cầu của thiết kế khác biệt cùng một lúc. Mục đích của việc khớp chiều dài dòng phải được thực hiện bằng các cuộn dây thích hợp do sự phân bố pin, quá lỗ và không gian định tuyến, nhưng kết quả phải là một số khu vực của cặp chênh lệch không thể song song. Giờ này chúng ta làm gì? Lựa chọn nào? Trước khi đi đến kết luận, chúng ta hãy xem xét các mô phỏng sau đây.

Như bạn có thể thấy từ mô phỏng trên, hình dạng sóng của phương án 1 và phương án 2 gần như nhất quán, có nghĩa là khoảng cách không bằng nhau gây ra tác động tối thiểu. Ngược lại, độ dài đường dây bị mất theo thứ tự thời gian có tác động lớn hơn nhiều. (Chương trình 3) Từ phân tích lý thuyết, mặc dù sự không nhất quán về khoảng cách dẫn đến sự thay đổi trở kháng khác biệt, vì khớp nối giữa các cặp khác biệt không đáng kể, phạm vi thay đổi trở kháng cũng nhỏ, thường trong vòng 10%, tương đương với chỉ một lần đi qua. Phản xạ gây ra bởi lỗ hổng không ảnh hưởng đáng kể đến việc truyền tín hiệu. Một khi chiều dài dòng không phù hợp, các thành phần chế độ chung được đưa vào tín hiệu vi sai, ngoài việc bù thời gian, làm giảm chất lượng của tín hiệu và tăng EMI.

Có thể nói rằng trong thiết kế của dấu vết vi sai PCB, quy tắc quan trọng nhất là độ dài của dòng phù hợp. Các quy tắc khác có thể được xử lý linh hoạt theo yêu cầu thiết kế và ứng dụng thực tế.

Quan niệm sai lầm 3: Mọi người nghĩ rằng hệ thống dây vi sai phải gần nhau. Giữ các dấu vết khác biệt gần nhau không có gì khác ngoài việc tăng cường khớp nối của chúng, điều này không chỉ giúp tăng khả năng miễn dịch với tiếng ồn mà còn tận dụng tối đa các cực ngược lại của từ trường để chống lại nhiễu điện từ bên ngoài. Mặc dù phương pháp này rất có lợi trong hầu hết các trường hợp, nhưng nó không phải là tuyệt đối. Nếu chúng ta có thể đảm bảo rằng chúng che chắn hoàn toàn sự can thiệp từ bên ngoài, thì chúng ta không cần sử dụng khớp nối mạnh để đạt được khả năng chống nhiễu. Và mục đích của việc ngăn chặn EMI. Làm thế nào chúng ta có thể đảm bảo cách ly và che chắn tốt các dấu vết khác biệt? Tăng khoảng cách với các dấu vết tín hiệu khác là một trong những cách cơ bản nhất. Năng lượng của trường điện từ giảm theo bình phương khoảng cách. Thông thường, khi khoảng cách hàng vượt quá 4 lần chiều rộng đường, sự can thiệp giữa chúng là cực kỳ yếu. Có thể bỏ qua. Ngoài ra, cách ly mặt phẳng nối đất cũng có tác dụng che chắn rất tốt. Cấu trúc này thường được sử dụng trong thiết kế PCB đóng gói IC tần số cao (trên 10G). Nó được gọi là cấu trúc CPW và đảm bảo trở kháng vi sai nghiêm ngặt. Điều khiển (2Z0), như thể hiện trong Hình 1-8-19.

Dấu vết vi sai cũng có thể hoạt động trong các lớp tín hiệu khác nhau, nhưng phương pháp này thường không được khuyến khích vì sự khác biệt giữa trở kháng và quá lỗ được tạo ra bởi các lớp khác nhau có thể phá vỡ hiệu ứng truyền tải chế độ vi sai và giới thiệu tiếng ồn chế độ chung. Ngoài ra, nếu hai lớp liền kề không được ghép nối chặt chẽ, nó sẽ làm giảm khả năng chống ồn của dấu vết vi sai, nhưng nhiễu xuyên âm không phải là vấn đề nếu bạn có thể duy trì khoảng cách thích hợp với các dấu vết xung quanh. Ở tần số chung (dưới GHz), EMI sẽ không phải là một vấn đề nghiêm trọng. Các thí nghiệm đã chỉ ra rằng sự suy giảm năng lượng bức xạ đạt 60 dB ở khoảng cách 3 mét ở khoảng cách 500 mils so với dấu vết vi sai, đủ để đáp ứng các tiêu chuẩn bức xạ điện từ của FCC, vì vậy các nhà thiết kế không phải lo lắng quá nhiều về khả năng tương thích điện từ do không đủ khớp nối đường vi sai.

3. Hình con rắn

Serpentine là một phương pháp định tuyến thường được sử dụng trong bố cục. Mục đích chính của nó là điều chỉnh độ trễ để đáp ứng các yêu cầu của thiết kế thời gian hệ thống. Các nhà thiết kế trước tiên phải có sự hiểu biết rằng các đường dây rắn làm gián đoạn chất lượng tín hiệu, thay đổi độ trễ truyền và cố gắng tránh sử dụng nó trong quá trình định tuyến. Tuy nhiên, trong thiết kế thực tế, để đảm bảo tín hiệu có đủ thời gian giữ hoặc để giảm độ lệch thời gian giữa cùng một nhóm tín hiệu, thường cần phải cố tình quấn dây. Vậy đường dây Serpentine ảnh hưởng thế nào đến việc truyền tín hiệu? Cần chú ý những gì khi nối dây? Hai đối số quan trọng nhất là chiều dài ghép song song (Lp) và khoảng cách ghép (S), như được minh họa trong Hình 1-8-21. Rõ ràng, khi tín hiệu được truyền trên quỹ đạo rắn, các đoạn thẳng song song sẽ được ghép nối trong chế độ khác biệt. S càng nhỏ, Lp càng lớn, khớp nối càng lớn. Nó có thể dẫn đến giảm độ trễ truyền dẫn và giảm đáng kể chất lượng tín hiệu do nhiễu xuyên âm. Cơ chế này có thể tham khảo các phân tích về crosstalk mô hình chung và vi sai trong Chương 3. Dưới đây là một số lời khuyên từ các kỹ sư bố trí khi làm việc với Serpentine Line:

1. Cố gắng tăng khoảng cách (S) của đoạn thẳng song song, ít nhất lớn hơn 3H, H là khoảng cách từ dấu vết tín hiệu đến mặt phẳng tham chiếu. Nói theo người thường, chính là đi vòng qua một khúc cua lớn. Miễn là S đủ lớn, các hiệu ứng khớp nối lẫn nhau có thể được tránh gần như hoàn toàn.

2. Giảm chiều dài khớp nối Lp, khi độ trễ Lp kép tiếp cận hoặc vượt quá thời gian tăng tín hiệu, nhiễu xuyên âm kết quả sẽ đạt đến bão hòa.

3. Độ trễ truyền tín hiệu gây ra bởi các đường dây ruy băng hoặc các đường dây rắn nhúng microband nhỏ hơn microband. Về lý thuyết, các đường ribbon không ảnh hưởng đến tốc độ truyền do nhiễu xuyên âm mô hình khác biệt.

4. Đối với đường tín hiệu tốc độ cao và đường tín hiệu yêu cầu thời gian nghiêm ngặt, cố gắng không sử dụng đường rắn, đặc biệt là trong phạm vi nhỏ.

5. Bạn có thể thường xuyên sử dụng các dấu vết rắn ở bất kỳ góc nào, chẳng hạn như cấu trúc C trong Hình 1-8-20, có thể giảm hiệu quả khớp nối lẫn nhau.

6. Trong thiết kế PCB tốc độ cao, dây rắn không có cái gọi là khả năng lọc hoặc chống nhiễu, chỉ có thể làm giảm chất lượng tín hiệu, vì vậy nó chỉ được sử dụng để khớp thời gian và không có cách sử dụng nào khác.

7. Đôi khi bạn có thể xem xét dây xoắn ốc để quấn. Kết quả mô phỏng cho thấy hiệu quả định tuyến của nó tốt hơn so với định tuyến serpentine thông thường.