PCB Teknik - PCB tahta tasarımında masa seviyesi simülasyon teknolojisi

Dört tahtalarının karmaşıklığı ve yoğunluğu artmaya devam ettiğinde, oscilloskop ve lojik analizatçıları kullanarak sınama ve hata ayıklama sınırlı testi noktalarının görevi daha ağırlaştı ve etkileşimliliği daha düşük oldu. EDA simülatörleri ve dalga formu tarayıcıları sinyalleri izlemek için binlerce zaman alanını kullanır ve hata ayıklama alanını büyük bir şekilde arttırabilir. Bu makale tahta seviyesi simülasyon teknolojisinin güçlü fonksiyonlarını ve devre tahtasının tasarımı ve üretim döngüsünü kısaltmak üzere rolünü detayla tanıtacak.

Geliştirme araçlarının ne kadar gelişmiş olsa da büyük veya küçük defekler bütün gelişme sürecinde olasılıkla ortaya çıkacak ve onlar tasarım, uygulama ve CAD'nin çeşitli aşamasına girebilir. Yanlış olmak korkunç değil. Bu defekleri mümkün olduğunca erken bulmak ve yok etmek, para ve zamanı etkili olarak kurtarmak için önemli. Tahta seviyesi simülasyon araçlarının rolü, PCB tasarımcıları devre kurulun üretildiğinden ve daha hızlı hata ayıklama çalışmalarına yardım etmektir.

Tahta seviyesi simülasyon teknolojisi

Tahta seviyesi simülasyonunun ana adımları böyle:

a. Test plan ını geliştirin

Simülasyonun ilk adımı, tahta seviyesi simülasyonuyla ürünün özel ihtiyaçlarını tamamen etkilemesi gereken tam bir test plan ı geliştirmek. Teste plan ı uygulamak için iki fazla bölünebilir. 1. fazla tek arayüz testidir. 2. aşaması devre tahtasının tüm fonksiyonun testidir.

‘1. fırsat’ arayüzünün türü ve genişliğini açık tanımlamak ve onları tamamen ayrılmak zorunda, işlemci ve hafıza arayüzü arasında ayrılmak gibi. Sonra arayüzünün bağlantı performansını ve zamanlama özelliklerini kontrol etmek için bir test davası yapın.

‘Sınıf 2'’ devre tahtasının birkaç fonksiyonel bloklara bölmesini gerekiyor (bir fonksiyonel blok bir ya da birkaç arayüzle hazırlanabilir). Her arayüz ilk a şamada doğru çalıştığını onaylandıktan sonra, hedef tek modülin fonksiyonunda kilitleyebilir, yani tüm devre tahtası siyah kutu olarak kabul edilir. Bu zamanda, sintezleştirilmiş zamanlama sorunlarıyla ve funksyon bloğunun özel verilerini çözmek için uygun test vektör testi modulunun detaylı fonksiyonlarını kullanabilirsiniz.

b. Simülasyon çevresinin kurulması

Simülasyon önce tam bir simülasyon ortamı desteklemek, süreç ve tekrar vermek için oluşturulmalı ve çıkış sinyallerini ölçülemek için.

Simülasyon çevresinde şunları dahil etmeli: 1. Kontrol ve izleyici; 2. Netlist; 3. Model; 4. Dizin yapısı;

1. Kontroller ve monitorler

Test plan ı hazırlandıktan sonra, hatalar veya defekler otomatik olarak kaydedilir. İçeri heyecanlandırma sinyali devre kuruluna eklendiğinde insanlar ideal çıkış sonuçlarını almayı umuyorlar, fakat simulasyon sonuçları iyi veya kötü olabilir. Şu anda çıkış sonuçlarını analiz etmek için çok zaman alır. Eğer karşılaştırmak için bir skriptü yazarsanız, bu zaman kullanımı analiz çalışmasından kaçınırsınız. Ayrıca, simülasyon sırasında hata koşullarını belirtmek için bayrakları kullanarak aynı etkileri de sağlayabilir.

Zaman ve veri bütünlük sorunlarını simüle ederken, bir monitor defeklerini göstermek için kullanılan görevi ararız, ve fonksiyonel özellikleri simüle etmek ve son sonuçlarını karşılaştırmak için kullanılan skripti kontrolör denir. Bu yöntem başlangıçta biraz zaman alabilir, ama dalga formu araştırma ve gerçek test a şamasında analiz olabilecek zamanı çok azaltır.

2. Ağ listesi

Verilog/VHDL ağ listeleri oluşturmak için genelde kullanılan şematik girdi araçları var. Bu ağ listeleri komponentler arasındaki tüm komponentler ve ağ bağlantıları içerir. Ayrıca, ağ listesindeki komponentler ve liman isimleri semboller tarafından temsil edilir.

3. Model

Simülasyon her komponentin HDL modelini istiyor. Standart çip'in Verilog/VHDL modeli kütüphanesi Synopsy veya diğer teminatçılardan alınabilir. Bu modellerin fonksiyonları gerçek komponentlere tamamen benziyor ve zamanlama son komponent ihtiyaçlarını yerine getirmek için fleksiyonel değiştirilebilir. Yukarıdaki gibi, ağ listesindeki komponent ve liman isimleri şematik girdiğinde ilan edilen isimler ile aynı, fakat gerçek modelde kullanılan komponent ve liman isimleri ağ listesinde kullanılan isimlerden farklı olabilir. Ağ listesindeki limanları modele doğru bağlamak için bir paket dosyası yaratmalıdır. Dosya sadece ağ listesi ve gerçek modeli arasındaki liman haritası ilişkisini sağlar ve model ve ağ listesi arasında farklı liman isimleri olan bu komponentler için özellikle tasarlanmıştır. Yapılmış. Örneğin, bir komponent pinsinin sembolü OE_, fakat modeldeki liman oe_n adıdır. Bu sırada, bu paket dosyası, a ğ listesindeki sembol pipinin ve model liman arasındaki bağlantı kurmak için gerekli.

4. Dizin yapısı

Genelde PCB tasarımcıları simülasyon sürecinin giriş/çıkış sinyallerini izlemek için doğru dizin yapısını kurmalı. Bu dizinler farklı çevre dosyalarını ayırmak için kullanılabilir. Bu dosya türleri: cs, yerel geliştirme modelleri, monitorler/denetleyiciler, skriptiler, masa seviyesi ağ listeleri, kayıt dosyaları, dump dosyaları ve bunlar da dahil. İyi bir dizin yapısı tüm çevre/kodu dosyalarının yönetimini ve izlemesini kolaylaştırabilir.

Çerçive/deframer simüle edilmiş fonksiyonel blok nesnesi olarak kullanın (PCI otobüs kontrolörü, sistem kontrolörü ve arbiter normalde çalışabileceğini tahmin ediyorsunuz, yapılacak test sadece sistemin çerçive/deframörü için), PCI tarafından heyecanlandırma sinyalini girin, T1/E1 dijital çizgi tarafından çıkış sonuçlarını kontrol edin ve sonra da diğer yönden yapın.

Bunlar birkaç tipik test durumu: 1. Farklı veri içeriği olan çerçevesi; 2. Çerçive gecikme; 3. Farklı parametre ayarları ile süper çerçeve veya genişletilmiş süper çerçeve; 4. CRC hatası ile çerçeve bekle.

Diğer fonksiyon bloklarını aynı şekilde benzetip simülasyon sonuçlarını kontrol edebilirsiniz. Bu test aşamasında belirler oluşabilir: 1. Farklı fonksiyon bloklarında iki farklı arayüz aynı a ğ adı var ve bu genelde kısa bir devre nedeniyor. 2. Sistem integrasyon sorunları, bir arayüzden diğerine atladı. 3. Arayüzün veri format ını diğer arayüzler tarafından desteklemez. Bu sahneye devre tahtasının veri kanalı simülasyonu denir.

Simülasyon yetenekleri

Tahta seviyesi simülasyonu için birkaç tipler var: 1. Programlı PCB komponentleri için, arka etiketleme dosyalarını kullanmaya çalışın. Bu dosyalar tahmin edilebilir girdi ve çıkış sinyal zamanlama bilgileri içeriyor; ve 2. Ağ listesindeki tüm güç temsilcisi ağ tanımlamalarını kontrol edin ve derhal boşluklar varsa doldurun; 3. Son ağ listesi devre masasına bağlanmayacak. Yukarıdaki komponentler belirlenmeli.

Funksiyonel simülasyon üstündeki özelliklerden bazıları vardır ama, aynı zamanda bazı sınırlar vardır. Simülasyon sonuçları gerçek PCB devre tahtasına tamamen benzemeyecek. Bu sınırı 1'de gösterilir. Farklı elektrik ağ kimliğin in eksik olması, çünkü HDL'de enerji temsilcisi ağ açıklanabilir ama özel değer, 5V veya 3.3V gibi belirtilmez. Şu anda HDL'in şu özelliğini henüz desteklemez. 2. HDL analog arayüzünü simüle edemez. 3. Bu tür simülasyon sürücü yetenekleriyle ilgili sorunları bulamaz. 4. Hafıza testi yapmak büyük bir dump dosyası ve uzun süre çalışma zamanı gerekiyor.