Với việc phát triển công nghệ trình bày liên tục, bộ trình bày LCD màu thật hiện đang chiếm một vị trí quan trọng trong hệ thống hiển thị PCB với khả năng độ phân giải cao., cao độ tương phản, và định dạng cao. Hiện tại, Có chủ yếu hai cách để thực hiện thiết kế và phát triển bộ điều khiển LCD dựa trên nền tảng PCB nhúng: Bộ điều khiển LCD nhúng trong xe và thiết bị điều khiển độc lập.. Tuy, cả hai hành động này đều thiếu Languageót. Việc dùng bộ điều khiển nhúng tay có thể làm tăng gánh nặng lên xử lý PCB và hạn chế tốc độ khung được vẽ. Các thiết bị điều khiển PCB bên ngoài không chỉ tốn kém, nhưng cũng rất cụ thể, mà rất khó khăn. Thích nghi với các loại màn hình LCD khác..
Dựa trên vấn đề này, đây là dự án thiết kế bộ điều khiển LCD dựa trên APM và FGA. Một mặt, dự án thiết kế này có thể tăng tỷ lệ ghi chép của bộ nhớ video và giảm gánh nặng cho bộ xử lý bằng cách vận hành thiết bị Bộ đệm khung dưới hệ điều hành LinuX. Với một mặt, hiếm hoi, hiếm hoi, hiếm hoi, hiếm hoi, dùng dịch chuyển, có thể áp dụng cho các màn hình LCD khác nhau.
Được. system consists mainly of a microcontinenter, FGA (LCD controller), Storage Unit, and outline Giao diện ngoại biên. Hình vẽ khối của hệ thống được hiển thị trong hình A1.
Hệ thống hoạt động: dưới tác động của tín hiệu điều khiển thời gian tạo ra bởi hệ thống phát điện thời gian bên trong Tòa Tháp Đôi, bộ điều khiển LCD đọc dữ liệu cần thiết để hiển thị từ bộ vi màn hình qua giao diện Bộ đệm khung và lưu nó trong bộ đệm chắn chắn màn hình. Đồng thời, màn trình bày LCD đọc dữ liệu hiển thị từ bộ nhớ SR, và hiển thị trực tiếp thông tin dữ liệu trong thời gian thực thông qua đường mạch chuyển đổi định dạng dữ liệu.
Bộ điều khiển LCD được thực hiện trên đài hiếm. Chương trình này s ử dụng bộ phận máy Cv của Altera (cơn bão) series EPICC6Q240. hiếm khi thấy FGA có một giao diện truyền dữ liệu tốc độ cao I/O, nó có thể tạo ra một tốc độ đọc bộ nhớ bộ nhớ với tốc độ cao, và nâng cao tốc độ bộ trình bày LCD. Tuy nhiên, hiếm khi mọi thứ được điều khiển, mọi thứ đều có thể xảy ra. Bộ trình bày LCD sử dụng bộ trình bày Pha lê dạng LQ235Q3D10, loại TFT-LCD, độ phân giải là 320/ TImes. 240, và tín hiệu ảnh nằm trong định dạng RGB.
Bởi vì SR có độ đọc và ghi cao hơn, Bộ nhớ tạm hiển thị Thiết kế PCB Hệ thống sử dụng một phần của IS64L56AS với một khả năng là 512 KB và một tốc độ đọc và viết của khoảng 10ns. And the size of displaying a frame of image is 125 KB (320x240x2/l024), Cô ấy đọc và viết tốc độ cho bộ nhớ, đáp ứng yêu cầu hệ thống.
Điều khiển chính được thiết kế và phát triển bởi bộ điều khiển s ử dụng ATMEL's AT9lRM92009 (abbreviated as 92009) as the MCU. Bộ vi xử lý PCB dựa trên lõi RM920T với tần số hoạt động của 180 MX. Màn trình diễn có thể đạt tới 200Rs, và cả hệ thống s ử dụng hệ thống bản gốc, hệ điều hành Comment Tuy nhiên, Armenia, vai trò thiết bị điều khiển của hệ thống, phải hoàn thành một số nhiệm vụ như thu thập thông tin, xử lý và thông tin bên ngoài. Nếu bộ điều khiển LCD cũng đọc dữ liệu trong bộ nhớ để hiển thị, thì bộ điều khiển sẽ bị tải lên và giảm bộ nhớ tạm trưng bày. Tốc độ đọc dữ liệu ảnh hưởng đến trình bày LCD trong thời gian thực. Do đó, một phương pháp ứng dụng dựa trên giao diện phần bộ khung bên trong hệ điều hành Linnux, đề xuất ở đây, nâng cao tốc độ đọc dữ liệu từ bộ nhớ màn hình, nâng cao hiệu suất thời gian thực của toàn bộ hệ thống trình bày. Hình thứ ba hiển thị kết nối mạch giao diện của AT91 RM9200.
Hệ thống thiết kế phần mềm được chia ra làm hai phần: thiết kế bộ điều khiển LCD dựa trên FGA và thiết kế trình điều khiển khung dưới hệ điều hành Linux.
Bộ điều khiển LCD của thiết kế này được tạo ra nhiều mô- đun như bộ nhớ tạm đọc và ghi, giao diện MCU và bộ điều khiển thời gian LCD.
Theo nguyên tắc của bộ trình bày TFT-LCD, những tín hiệu điều khiển chính cần thiết cho bộ trình bày bao gồm tín hiệu đồng hồ điểm ảnh, tín hiệu khuếch đại PCB đường thẳng và kích hoạt tín hiệu. Độ phân giải của màn hình hiển thị của bộ đồ này là 320x240, và nó phải thiết kế tần số cập nhật của bộ trình bày LCD để được gọi là 60 Hz, tức là, tín hiệu đồng bộ đồng bộ (VYNC) là 60 Hz. Có tín hiệu đồng bộ đường, sau đó thời gian của tín hiệu đồng bộ đường là 1/ 600x240, và sau đó tín hiệu đồng bộ đường (HSYNC) là 15 kHz. Cùng một cách, tín hiệu đồng hồ điểm ảnh (CK) là 5MHz.
Bộ phận IP cài đặt trong chế độ của hiếm hoi của FGAA (PLL) được s ử dụng để chia ra tín hiệu đồng hồ 5050 MHz từ 10 trong tín hiệu điểm ảnh 4Hz. Phương pháp cỗ máy trạng thái được dùng để thiết kế mô- đun điều khiển thời gian bằng ngôn ngữ mô tả phần cứng Verilog, cung cấp các tín hiệu điều khiển PCB VYNC, HSYNC và EnAB khớp với các yêu cầu thời gian cho LCD. Sau khi thiết kế PCB hoàn thành, thì mô phỏng thời gian được hoàn tất trong môi trường quaTô, và kết quả mô phỏng đạt được đáp ứng yêu cầu thời gian.
SCAM là một môđun ký ức video.. Có thể thấy rằng Dữ liệu PCB tín hiệu truyền tải giữa bộ điều khiển LCD và bộ điểu khiển được đọc dưới sự điều khiển của bộ đồng hồ ARM., trong khi màn hình LCD đọc dữ liệu từ SR-AM, dưới sự điều khiển của tín hiệu đồng hồ điểm ảnh, K. . ♪ Thẳng thắn với nhau ♪ Dữ liệu PCB truyền giữa mỗi miền đồng hồ, Giải pháp này nhận ra kế hoạch của cô ấy để thực hiện FIFO xinh xắn.