Công nghệ PCB - Phương pháp thiết kế bảng mạch in kỹ thuật số tốc độ cao dựa trên phân tích tính toàn vẹn tín hiệu

Bài viết này mô tả một cách tiếp cận thiết kế cho bảng mạch PCB tín hiệu kỹ thuật số tốc độ cao dựa trên phân tích máy tính toàn vẹn tín hiệu. Trong phương pháp thiết kế này, mô hình truyền tín hiệu cấp PCB đầu tiên được thiết lập cho tất cả các tín hiệu kỹ thuật số tốc độ cao, sau đó thông qua tính toán và phân tích tính toàn vẹn của tín hiệu, tìm không gian giải quyết cho thiết kế, và cuối cùng PCB được hoàn thành trên cơ sở giải quyết không gian. Thiết kế và xác minh bảng.

Với sự gia tăng tốc độ chuyển mạch đầu ra của mạch tích hợp và mật độ bảng PCB tăng lên, tính toàn vẹn tín hiệu đã trở thành một trong những mối quan tâm phải được quan tâm trong thiết kế PCB kỹ thuật số tốc độ cao. Các yếu tố như các thông số của các thành phần và bảng mạch PCB, cách bố trí các thành phần trên bảng mạch PCB và hệ thống dây tín hiệu tốc độ cao có thể gây ra các vấn đề về tính toàn vẹn tín hiệu, dẫn đến hoạt động không ổn định của hệ thống hoặc thậm chí không thể hoạt động ở tất cả.

Làm thế nào để xem xét đầy đủ các yếu tố toàn vẹn tín hiệu trong quá trình thiết kế PCB và thực hiện các biện pháp kiểm soát hiệu quả đã trở thành một chủ đề nóng trong ngành công nghiệp thiết kế PCB ngày nay. Phương pháp thiết kế bảng mạch PCB kỹ thuật số tốc độ cao dựa trên phân tích máy tính toàn vẹn tín hiệu có thể đạt được hiệu quả tính toàn vẹn tín hiệu của thiết kế PCB.

1. Tổng quan về vấn đề toàn vẹn tín hiệu

Tính toàn vẹn tín hiệu (SI) đề cập đến khả năng của một tín hiệu phản ứng với thời gian và điện áp chính xác trong mạch. Mạch có tính toàn vẹn tín hiệu tốt hơn nếu tín hiệu trong mạch có thể đến IC theo thứ tự thời gian, thời lượng và biên độ điện áp mong muốn. Ngược lại, các vấn đề về tính toàn vẹn của tín hiệu xảy ra khi tín hiệu không phản hồi đúng cách. Nói rộng ra, các vấn đề về tính toàn vẹn của tín hiệu chủ yếu thể hiện ở năm khía cạnh: độ trễ, phản xạ, nhiễu xuyên âm, nhiễu chuyển mạch đồng bộ (SSN) và khả năng tương thích điện từ (EMI).

Độ trễ là khi tín hiệu được truyền với tốc độ giới hạn trên dây của bo mạch PCB, tín hiệu được gửi từ đầu gửi đến đầu nhận, trong thời gian đó có sự chậm trễ truyền dẫn. Độ trễ tín hiệu sẽ ảnh hưởng đến thời gian của hệ thống. Trong các hệ thống kỹ thuật số tốc độ cao, độ trễ truyền chủ yếu phụ thuộc vào chiều dài của dây và hằng số điện môi của môi trường xung quanh dây.

Ngoài ra, khi trở kháng đặc trưng của dây dẫn trên bo mạch PCB (được gọi là dây truyền trong hệ thống kỹ thuật số tốc độ cao) không phù hợp với trở kháng tải, một phần năng lượng sẽ được phản xạ lại dọc theo đường truyền sau khi tín hiệu đạt đến đầu nhận, gây biến dạng dạng sóng tín hiệu và thậm chí cả tín hiệu tràn và giật. Nếu tín hiệu được phản xạ qua lại trên đường truyền, chuông và dao động chuông được tạo ra.

Vì có khả năng tương điện và cảm biến giữa bất kỳ hai thiết bị hoặc dây nào trên PCB, khi thiết bị hoặc tín hiệu trên dây thay đổi, những thay đổi của nó sẽ ảnh hưởng đến các thiết bị hoặc cảm biến khác thông qua khả năng tương điện và cảm biến. Có dây, cũng chính là nối âm. Cường độ của Crosstalk phụ thuộc vào kích thước hình học và khoảng cách giữa các thiết bị và dây dẫn.

Khi nhiều tín hiệu kỹ thuật số trên bo mạch PCB được chuyển đổi đồng bộ (chẳng hạn như bus dữ liệu CPU, bus địa chỉ, v.v.), tiếng ồn chuyển đổi đồng bộ được tạo ra do trở kháng của dây nguồn và dây mặt đất, và một hồi phục mặt đất xảy ra trên dây mặt đất. Tiếng ồn (được gọi là bom mặt đất). Cường độ của SSN và phản ứng dữ dội mặt đất cũng phụ thuộc vào đặc tính IO của mạch tích hợp, trở kháng của lớp nguồn và tầng nối của bo mạch PCB, cũng như bố trí và hệ thống dây của các thiết bị tốc độ cao trên bo mạch PCB.

Ngoài ra, giống như các thiết bị điện tử khác, PCB có vấn đề về khả năng tương thích điện từ, chủ yếu liên quan đến cách bố trí và định tuyến của bo mạch PCB.

2. Phương pháp thiết kế bảng PCB truyền thống

Trong quá trình thiết kế truyền thống, thiết kế PCB lần lượt bao gồm các bước thiết kế mạch, thiết kế bố trí, sản xuất PCB, đo lường và gỡ lỗi. Trong giai đoạn thiết kế mạch, do thiếu các phương pháp và phương tiện hiệu quả để phân tích các đặc tính truyền tín hiệu trên bảng mạch PCB thực tế, thiết kế mạch thường chỉ có thể được thực hiện theo lời khuyên của các nhà sản xuất và chuyên gia thành phần và kinh nghiệm thiết kế trong quá khứ. Do đó, đối với một dự án thiết kế mới, thường rất khó để chọn đúng các yếu tố như cấu trúc liên kết tín hiệu và các thông số thành phần theo từng trường hợp.

Trong giai đoạn thiết kế bố trí PCB, cũng rất khó để thực hiện phân tích và đánh giá thời gian thực về những thay đổi về hiệu suất tín hiệu do bố trí thành phần PCB và hệ thống dây tín hiệu, vì vậy chất lượng thiết kế bố trí phụ thuộc nhiều hơn vào kinh nghiệm của nhà thiết kế. Trong giai đoạn sản xuất PCB, vì quy trình của mỗi bảng PCB và nhà sản xuất linh kiện không hoàn toàn giống nhau, các thông số của bảng PCB và các thành phần thường có phạm vi dung sai lớn, làm cho hiệu suất của bảng PCB khó kiểm soát hơn.

Trong quá trình thiết kế PCB truyền thống, hiệu suất của bảng PCB chỉ có thể được đánh giá bằng các phép đo dụng cụ sau khi hoàn thành sản xuất. Các vấn đề được tìm thấy trong giai đoạn gỡ lỗi bảng PCB phải được sửa đổi trong bước tiếp theo của thiết kế bảng PCB. Nhưng điều khó khăn hơn là trong thiết kế mạch và thiết kế bố cục trước đây, một số vấn đề thường khó định lượng thành các thông số. Do đó, đối với các bảng PCB phức tạp hơn, quá trình trên thường cần được lặp lại nhiều lần để cuối cùng đáp ứng các yêu cầu thiết kế.

3. Phương pháp thiết kế PCB dựa trên phân tích tính toàn vẹn tín hiệu

Quá trình thiết kế PCB dựa trên phân tích máy tính toàn vẹn tín hiệu được thể hiện trong Hình 2. So với phương pháp thiết kế PCB truyền thống, phương pháp thiết kế dựa trên phân tích tính toàn vẹn tín hiệu có các đặc điểm sau:

Trước khi thiết kế bảng mạch PCB, mô hình toàn vẹn tín hiệu của truyền tín hiệu kỹ thuật số tốc độ cao được thiết lập đầu tiên.

Dựa trên mô hình SI, một loạt các bài toán về tính toàn vẹn tín hiệu đã được phân tích trước và các loại thành phần, thông số và cấu trúc liên kết mạch phù hợp đã được chọn làm cơ sở cho thiết kế mạch dựa trên kết quả tính toán mô phỏng.

Trong quá trình thiết kế mạch, sơ đồ thiết kế được gửi đến mô hình SI để phân tích tính toàn vẹn tín hiệu và các yếu tố như phạm vi dung sai của các thông số của các thành phần và bảng mạch PCB, cấu trúc liên kết và thay đổi tham số có thể trong thiết kế bố cục PCB được tính toán và phân tích. Không gian giải pháp

Sau khi thiết kế mạch hoàn thành, mỗi tín hiệu kỹ thuật số tốc độ cao nên có một không gian giải pháp liên tục và có thể đạt được. Đó là, khi PCB và các thông số thành phần thay đổi trong một phạm vi nhất định, bố trí của các thành phần trên bảng mạch PCB và dây tín hiệu trên bảng mạch PCB có một số tính linh hoạt, vẫn có thể đảm bảo các yêu cầu về tính toàn vẹn tín hiệu.

Trước khi thiết kế bố trí PCB bắt đầu, các giá trị ranh giới của mỗi không gian phân giải tín hiệu thu được được sử dụng làm điều kiện ràng buộc cho thiết kế bố trí, làm cơ sở thiết kế cho bố trí và định tuyến bố trí PCB.

Trong quá trình thiết kế bố cục PCB, thiết kế hoàn thành một phần hoặc hoàn thành đầy đủ được gửi lại cho mô hình SI để phân tích tính toàn vẹn tín hiệu sau thiết kế để xác nhận xem thiết kế bố cục thực tế có đáp ứng các yêu cầu về tính toàn vẹn tín hiệu mong muốn hay không. Nếu kết quả mô phỏng không đáp ứng được yêu cầu, cần phải sửa đổi thiết kế bố cục hoặc thậm chí thiết kế mạch để giảm nguy cơ thất bại sản phẩm do thiết kế kém.

Sau khi thiết kế PCB hoàn thành, đã sẵn sàng để làm bảng PCB. Phạm vi dung sai của các thông số sản xuất bảng mạch PCB phải nằm trong phạm vi của không gian giải pháp để phân tích tính toàn vẹn tín hiệu.

Sau khi sản xuất bảng mạch PCB hoàn thành, các phép đo và vận hành được thực hiện bằng các dụng cụ để xác minh tính chính xác của mô hình SI và phân tích SI và sử dụng chúng làm cơ sở cho mô hình hiệu chỉnh.

Trên cơ sở mô hình SI chính xác và phương pháp phân tích, bảng mạch PCB thường có thể được hoàn thiện mà không cần hoặc chỉ cần một vài sửa đổi lặp đi lặp lại đối với thiết kế và sản xuất, có thể rút ngắn chu kỳ phát triển sản phẩm và giảm chi phí phát triển.

4. Mô hình phân tích tính toàn vẹn tín hiệu

Phần cốt lõi nhất của phương pháp thiết kế PCB dựa trên phân tích máy tính toàn vẹn tín hiệu là xây dựng mô hình toàn vẹn tín hiệu cấp PCB, khác với các phương pháp thiết kế truyền thống.

Tính chính xác của mô hình SI sẽ xác định tính chính xác của thiết kế và khả năng xây dựng mô hình SI sẽ xác định tính khả thi của phương pháp thiết kế này.

4.1. Mô hình SI cho thiết kế PCB

Trong thiết kế điện tử, có một số mô hình có thể được sử dụng để phân tích tính toàn vẹn tín hiệu cấp PCB. Ba trong số chúng được sử dụng phổ biến nhất là SPICE, IBIS và Verilog-A.

a) Mô hình SPICE

SPICE là một mô phỏng mạch analog phổ quát mạnh mẽ. Mô hình SPICE đã được sử dụng rộng rãi trong thiết kế điện tử và có hai phiên bản chính: HSPICE và PSPICE. HSPICE chủ yếu được sử dụng trong thiết kế mạch tích hợp, trong khi PSPICE chủ yếu được sử dụng trong bảng mạch PCB và thiết kế cấp hệ thống.

Mô hình SPICE bao gồm hai phần: phương trình mô hình và tham số mô hình. Nhờ các phương trình mô hình được cung cấp, mô hình SPICE có thể được liên kết chặt chẽ với các thuật toán của mô phỏng, dẫn đến hiệu quả phân tích và kết quả phân tích tốt hơn.

Khi thực hiện phân tích SI ở cấp bo mạch PCB bằng mô hình SPICE, cần thiết cho các nhà thiết kế và nhà sản xuất IC cung cấp mô tả chi tiết và chính xác về mô hình SPICE và các thông số sản xuất của các đặc tính bán dẫn của mạch con I/O của IC. Vì các vật liệu này thường thuộc sở hữu trí tuệ và bảo mật của các nhà thiết kế và nhà sản xuất, chỉ có một số ít các nhà sản xuất chất bán dẫn cung cấp các mô hình SPICE tương ứng trong khi cung cấp các sản phẩm chip.

Độ chính xác phân tích của mô hình SPICE phụ thuộc chủ yếu vào nguồn gốc của các tham số mô hình (tức là độ chính xác của dữ liệu) và phạm vi áp dụng các phương trình mô hình. Sự kết hợp của các phương trình mô hình với các mô phỏng kỹ thuật số khác nhau cũng có thể ảnh hưởng đến độ chính xác của phân tích. Ngoài ra, mô hình SPICE cấp PCB có rất nhiều tính toán mô phỏng và phân tích tương đối tốn thời gian.

B. Mô hình IBIS

Mô hình IBIS ban đầu được Intel Corporation phát triển đặc biệt để phân tích tính toàn vẹn của tín hiệu kỹ thuật số cấp PCB và cấp hệ thống. Nó hiện được quản lý bởi Diễn đàn Mở IBIS và đã trở thành tiêu chuẩn công nghiệp chính thức (EIA/ANSI 656-A).

Mô hình IBIS sử dụng các dạng bảng I/V và V/T để mô tả các đặc tính của các đơn vị I/O và chân của mạch tích hợp kỹ thuật số. Mô hình IBIS được các nhà sản xuất bán dẫn hoan nghênh và ủng hộ vì nó không yêu cầu mô tả thiết kế nội bộ và các thông số sản xuất bóng bán dẫn của các đơn vị I/O. Tất cả các nhà sản xuất IC kỹ thuật số lớn hiện có thể cung cấp các mô hình IBIS tương ứng trong khi cung cấp chip.

Độ chính xác phân tích của mô hình IBIS phụ thuộc chủ yếu vào số lượng điểm dữ liệu trong các bảng I/V và V/T và độ chính xác của dữ liệu. Bởi vì mô phỏng cấp bảng mạch PCB dựa trên mô hình IBIS sử dụng các phép tính tra cứu bảng, số lượng tính toán nhỏ hơn, thường chỉ bằng 1/10 đến 1/100 của mô hình SPICE tương ứng.

Mô hình Verilog AMS và VHDL-AMS

Verilog AMS và VHDL-AMS xuất hiện chưa đầy 4 năm và là một tiêu chuẩn mới. Là một ngôn ngữ mô hình hóa cấp độ hành vi phần cứng, Verilog AMS và VHDL-AMS là siêu tập của Verilog và VHDL, trong khi Verilog-A là một tập con của Verilog AMS.

Không giống như các mô hình SPICE và IBIS, trong ngôn ngữ AMS, người dùng viết các phương trình mô tả hành vi của các thành phần. Tương tự như mô hình IBIS, ngôn ngữ mô hình AMS là một định dạng mô hình độc lập có thể được sử dụng cho nhiều loại công cụ mô phỏng khác nhau. Phương trình AMS cũng có thể được viết ở nhiều cấp độ khác nhau: cấp transistor, cấp I/O tế bào, I/O tế bào, v.v.

Vì Verilog AMS và VHDL-AMS là tiêu chuẩn mới, cho đến nay chỉ có một số ít các nhà sản xuất chất bán dẫn có thể cung cấp các mô hình AMS và ít mô phỏng có khả năng hỗ trợ AMS hơn SPICE và IBIS. Tuy nhiên, mô hình AMS không kém phần khả thi và độ chính xác tính toán trong phân tích tính toàn vẹn tín hiệu cấp bo mạch PCB so với các mô hình SPICE và IBIS.

4.2 Lựa chọn model

Vì không có mô hình thống nhất để hoàn thành phân tích toàn vẹn tín hiệu ở tất cả các cấp PCB, nên trong thiết kế của bảng PCB kỹ thuật số tốc độ cao, cần pha trộn các mô hình trên để tối đa hóa việc thiết lập mô hình truyền tín hiệu quan trọng và nhạy cảm.

Đối với các thành phần thụ động tách biệt, mô hình SPICE do nhà sản xuất cung cấp có thể được tìm kiếm hoặc chế độ SPICE đơn giản hóa có thể được thiết lập trực tiếp thông qua các phép đo thực nghiệm.

Đối với các mạch tích hợp kỹ thuật số quan trọng, mô hình IBIS do nhà sản xuất cung cấp phải được tìm kiếm. Hiện tại, hầu hết các nhà thiết kế và nhà sản xuất IC có thể cung cấp các mô hình IBIS cần thiết trong khi cung cấp chip thông qua trang web hoặc các phương pháp khác.

Đối với các mạch tích hợp không quan trọng, một mô hình IBIS tương tự hoặc mặc định cũng có thể được chọn dựa trên chức năng của chân chip nếu mô hình IBIS của nhà sản xuất không có sẵn. Tất nhiên, một mô hình IBIS đơn giản hóa cũng có thể được thiết lập thông qua các phép đo thực nghiệm.

Đối với đường truyền trên bo mạch PCB, phân tích trước về tính toàn vẹn tín hiệu và phân tích giải quyết không gian có thể được thực hiện bằng cách sử dụng mô hình SPICE đường truyền đơn giản, theo thiết kế bố trí thực tế, phân tích sau khi cáp cần sử dụng mô hình SPICE đường truyền hoàn chỉnh.

5. Kết hợp phương pháp thiết kế với phần mềm EDA hiện có

Hiện nay, ngành công nghiệp thiết kế PCB chưa có phần mềm EDA tích hợp để thực hiện các phương pháp thiết kế trên, vì vậy nó phải được thực hiện thông qua sự kết hợp của một số công cụ phần mềm chung.

Thiết lập và gỡ lỗi và xác minh mô hình SPICE cho các thành phần riêng biệt, thụ động và đường truyền trên PCB bằng cách sử dụng phần mềm SPICE chung như PSPICE, HSPICE, v.v.

Thêm mô hình SPICE/IBIS của các thành phần và đường truyền khác nhau đã có được vào phần mềm phân tích tính toàn vẹn tín hiệu chung như SPECTRAQuest, HyperLynx, Tau, IS_Analyzer, v.v., thiết lập mô hình phân tích SI của tín hiệu trên bảng mạch PCB và thực hiện phân tích tính toàn vẹn tín hiệu và tính toán giới tính.

Sử dụng các tính năng cơ sở dữ liệu đi kèm với phần mềm phân tích SI hoặc sử dụng phần mềm cơ sở dữ liệu chung khác để sắp xếp và phân tích thêm kết quả của các hoạt động mô phỏng và tìm kiếm không gian giải pháp lý tưởng.

Để giải quyết các giá trị ranh giới của không gian làm cơ sở cho thiết kế mạch PCB và các ràng buộc đối với thiết kế bố trí, sử dụng phần mềm EDA thiết kế PCB chung như OrCAD, Protel, PADS, PowerPCB, Allegro và Mentor để hoàn thành thiết kế mạch PCB và thiết kế bố trí.

Sau khi thiết kế bố trí PCB được hoàn thành, các thông số của mạch thiết kế thực tế (như topo, chiều dài, khoảng cách, v.v.) có thể được trích xuất tự động hoặc thủ công thông qua phần mềm thiết kế bố trí trên và gửi lại cho phần mềm phân tích tính toàn vẹn tín hiệu trước đó để định tuyến. Phân tích SI để xác minh rằng thiết kế thực tế đáp ứng các yêu cầu của không gian giải pháp.

Sau khi sản xuất bảng mạch PCB hoàn tất, tính chính xác của từng mô hình và tính toán mô phỏng có thể được xác minh bằng các phép đo của dụng cụ thí nghiệm.

Tóm tắt bài viết này:

Phương pháp thiết kế này có ý nghĩa thực tế mạnh mẽ đối với việc thiết kế và phát triển bảng mạch PCB kỹ thuật số tốc độ cao, không chỉ có thể cải thiện hiệu suất của thiết kế sản phẩm mà còn rút ngắn đáng kể chu kỳ phát triển sản phẩm và giảm chi phí phát triển. Có thể dự đoán rằng các phương pháp thiết kế PCB dựa trên phân tích máy tính toàn vẹn tín hiệu sẽ ngày càng được áp dụng trong thiết kế các thiết bị điện tử khi các mô hình phân tích tính toàn vẹn tín hiệu và các thuật toán phân tích tính toán tiếp tục được cải thiện và hoàn thiện.