Công nghệ PCB - Nghiên cứu toàn vẹn tín hiệu: Lưu ý thời gian tăng tín hiệu

Thời gian tăng tín hiệu là rất quan trọng để hiểu các vấn đề về tính toàn vẹn của tín hiệu. Hầu hết các vấn đề trong thiết kế PCB tốc độ cao đều liên quan đến nó và phải được chú ý đầy đủ.

Thời gian tăng tín hiệu không phải là thời gian cần thiết để tín hiệu tăng từ thấp đến cao, mà là một phần của nó. Định nghĩa của ngành về nó vẫn chưa được thống nhất. Cách tốt nhất là tuân theo định nghĩa của nhà sản xuất chip thượng nguồn. Rốt cuộc, những người khổng lồ này có tiếng nói. Thông thường có hai loại: loại đầu tiên được định nghĩa là thời gian tăng 10-90, tức là thời gian cần thiết để tín hiệu tăng từ 10% lên 90% ở mức cao. Thứ hai là thời gian tăng 20-80, thời gian cần thiết để tín hiệu tăng từ 20% lên 80% ở mức cao. Như bạn có thể thấy từ mô hình IBIS, cả hai đều được sử dụng. Đối với cùng một dạng sóng, thời gian tăng 20-80 tự nhiên ngắn hơn.

Chỉ cần hiểu điều đó là đủ. Đối với các ứng dụng thiết bị đầu cuối của chúng tôi, con số chính xác đôi khi không quan trọng lắm và các nhà sản xuất chip thường không liệt kê giá trị này trực tiếp cho chúng tôi. Tất nhiên, một số chip có thể ước tính sơ bộ giá trị này từ mô hình IBIS. Thật không may, không phải mọi chip đều có mô hình IBIS.

Điều quan trọng là phải thiết lập khái niệm rằng thời gian tăng có ảnh hưởng quan trọng đến hiệu suất mạch và phải được chú ý miễn là nó nhỏ đến một phạm vi nhất định, ngay cả khi đó là một phạm vi rất mơ hồ. Không cần thiết phải xác định chính xác tiêu chuẩn phạm vi này và nó không có ý nghĩa thực tế. Bạn chỉ cần nhớ rằng công nghệ xử lý chip hiện tại làm cho khoảng thời gian này rất ngắn và đã đạt đến mức ps, đã đến lúc tập trung vào ảnh hưởng của anh ấy.

Khi thời gian tăng tín hiệu giảm, các vấn đề như phản xạ, nhiễu xuyên âm, sụp đổ quỹ đạo, bức xạ điện từ và phản xạ mặt đất trở nên nghiêm trọng hơn và vấn đề tiếng ồn trở nên khó giải quyết hơn. Các kế hoạch thiết kế của các sản phẩm thế hệ trước có thể không phù hợp với thế hệ này.

Từ quan điểm phân tích phổ, việc giảm thời gian tăng tín hiệu tương đương với tăng băng thông tín hiệu, nghĩa là có nhiều thành phần tần số cao hơn trong tín hiệu. Đó là những yếu tố tần số cao làm cho việc thiết kế trở nên khó khăn. Các đường kết nối phải được coi là đường truyền dẫn, tạo ra nhiều vấn đề chưa từng có trước đây.

Vì vậy, để hiểu được tính toàn vẹn của tín hiệu, phải có khái niệm rằng sự gia tăng dốc của tín hiệu là thủ phạm của các vấn đề về tính toàn vẹn của tín hiệu.