Công nghệ PCB - Thiết kế Ăn vận lực trong loại PCB cao tốc

I. Giới thiệu

Với sự gia tăng dần Thiết kế PCB phức tạp, Ngoài sự phản chiếu, giang hồ, và phân tích EME về tính trung thực tín hiệu, một trong những hướng dẫn nghiên cứu chủ chốt cho nhà thiết kế.. Đặc biệt khi số thiết bị chuyển động tiếp tục tăng lên và điện tử tiếp tục giảm đi, Sự bất thường của nguồn cung điện sẽ có tác động chết người vào hệ thống., Nên người ta đặt ra một thuật ngữ mới: uy lực., referred to as PI (powerintegrity). Trên thị trường quốc tế ngày nay, Thiết kế hoà hợp chất bể, nhưng thiết kế toàn vẹn năng lượng vẫn là mối liên kết yếu.. Do đó, This article suggest là generation of power integrity problems in Bảng PCB, phân tích các yếu tố ảnh hưởng tới độ chính xác, và đề xuất các phương pháp cải tiến và thiết kế thực nghiệm để giải quyết các vấn đề về độ chính Bảng PCB. It has strong theory analysis and practical kỹ sư applications.. giá.

2. Nguyên nhân và phân tích tiếng ồn cung cấp điện

Chúng tôi phân tích nguyên nhân của tiếng ồn cung cấp năng lượng qua sơ đồ mạch NAND. Hình mạch trong hình vẽ 1 là sơ đồ cấu trúc của cổng NAND ba nhập. Bởi vì cổng NAND là một thiết bị số, nó hoạt động bằng cách chuyển đổi giữa cấp "1" và "0". Với một sự cải tiến liên tục của công nghệ IC, tốc độ chuyển đổi của thiết bị số ngày càng nhanh hơn, thay đổi các thành phần tần số cao, và độ hấp dẫn của dây điện có thể dễ dàng làm thay đổi năng lượng với tần số cao. Như trong hình số 1, khi tất cả các cổng NAND đều được cấp cao, bộ bán dẫn trong mạch được bật, mạch bị bao ngắn trong phút chốc, và nguồn điện sẽ nạp điện lên tụ điện trong khi chảy vào dây mặt đất. V ào lúc này, do sự xuất sắc ký sinh trên đường dây điện và đường đất, chúng ta có thể biết từ công thức V=LdI/dt rằng nó sẽ tạo ra sự thay đổi điện từ đường dây điện và đường đất, như được hiển thị trong hình dạng 2 bởi các khía cạnh đang tăng của cấp độ. Độ sâu: Khi cung cấp cổng NAND thấp, tụ điện sẽ rò rỉ lúc này, nó sẽ tạo ra một lượng lớn tiếng ồn 2069;i mặt đất; và nguồn điện lúc này chỉ có sự thay đổi đột ngột của dòng điện do mạch ngắn lập tức của mạch, vì không có sạc nào cho tụ điện. Sự thay đổi đột ngột trong dòng chảy nhỏ hơn cạnh đang vươn lên. Từ phân tích mạch cổng NAND, chúng ta biết rằng nguyên nhân chủ yếu của sự bất ổn cung điện chủ yếu nằm ở hai khía cạnh: Đầu tiên, dòng điện xoay chiều ngang thoáng quá lớn khi thiết bị được bật với tốc độ cao;

Thứ hai là phần tử tế tồn tại trong vòng thời gian hiện tại.. The so-called ground power integrity problem means that in a high-speed PCB, khi một số lượng lớn con chip được bật hay tắt cùng một lúc, một dòng điện tạm thời lớn sẽ được tạo ra trong mạch.. Cùng một lúc, vì tính chất của nhiệt độ và kháng cự trên đường dây điện và đường đất., Cả hai sẽ bị điện áp đảo.. Biết rõ bản chất vấn đề sức mạnh., chúng ta biết điều đó để giải quyết vấn đề uy lực., trước hết, cho thiết bị cao tốc, chúng ta thêm tụ điện tách ra để gỡ bỏ các thành phần ồn tần số cao, để giảm thời gian tạm thời của tín hiệu, Cho tính tự nhiên trong vòng lặp., Chúng ta phải xem xét thiết kế cấp bậc của nguồn cung cấp năng lượng.

Thứ ba, áp dụng các tụ điện tách ra

In Thiết kế PCB tốc độ cao, Nguyên nhân tách ra có vai trò quan trọng, và vị trí của nó cũng rất quan trọng. Đây là bởi vì khi nguồn cung cấp năng lượng cung cấp năng lượng cho tải trong một thời gian ngắn., nguồn điện dự trữ trong tụ điện có thể ngăn điện từ rơi. Nếu tụ điện đặt sai vị trí, Dây cản trở có thể quá lớn và ảnh hưởng tới nguồn cung điện. Cùng một lúc, tụ điện có thể lọc ra nhiễu tần số cao trong khi thay đổi tốc độ cao của thiết bị. Với tốc độ cao Thiết kế PCB, chúng ta thường thêm một tụ điện tách ra vào cuối nguồn cung điện và cuối nguồn điện của con chip.. The capacitance value close to the power supply end is generally larger (such as 10μF). Bởi vì chúng tôi thường sử dụng để lọc nhiễu cung cấp năng lượng, Độ nổi bật của nguồn điện DC có thể là tương đối thấp; cùng lúc, Máy tụ điện lớn có thể đảm bảo tính ổn định nguồn cung cấp năng lượng. Đối với tụ điện tách ra được thêm vào chốt con chip kết nối với nguồn điện., its capacitance value is generally small (such as 0.1μF), bởi vì trong chip cao tốc, tần số nhiễu thường cao hơn, mà đòi hỏi phải tách nhau ra nên có tần số cộng hưởng của tụ điện cao, đó là, Khả năng tách ra sẽ nhỏ hơn.

Về việc sắp đặt các tụ điện tách nhau, chúng ta biết rằng việc đặt sai hướng sẽ làm cản đường, giảm tần số âm của nó và ảnh hưởng đến nguồn điện. Với tụ điện tách ra và sự tự nhiên trong con chip hay nguồn điện, chúng ta có thể dùng công thức:

Trong công thức, l: đường dài giữa tụ điện và con chip. r: bán kính đường d: khoảng cách giữa đường điện và mặt đất;

Chúng ta biết rằng để giảm tính tự nhiên L, bạn phải giảm vùng I và d, tức l à, giảm vùng d ây được tạo ra bởi tụ điện tách ra và con chip, tức là tụ điện và con chip phải ở càng gần với thiết bị con chip càng tốt.

Thứ tư, the thiết kế mạch điện

Để đảm bảo toàn vẹn năng lượng, chúng ta biết rằng một mạng lưới phân phối năng lượng tốt là cần thiết. Trước hết, để thiết kế dây điện và đường đất, chúng ta phải đảm bảo rằng chiều rộng dòng này dày hơn (v. d. độ rộng là 40mili, và đường tín hiệu bình thường là 10mili), để giảm tối đa giá trị cản trở. Với tốc độ của con chip ngày càng cao, theo luật 5/5, chúng tôi đang sử dụng ngày càng nhiều tấm ván đa lớp được nạp năng lượng từ một lớp sức mạnh đặc biệt và một lớp mặt đất tận dụng để tạo nên một vòng thời gian, để giảm tính dẫn đầu của đường.