Công nghệ PCB - Thiết kế PCB mật độ cao tốc độ cao đối mặt với những thách thức mới

Với sự gia tăng liên tục về độ phức tạp và hiệu suất của các thiết bị điện tử, mật độ của bảng mạch in và tần suất của các thiết bị liên quan cũng tăng lên, cũng như các thách thức khác nhau mà các kỹ sư phải đối mặt khi thiết kế PCB tốc độ cao và mật độ cao. Ngoài các vấn đề nổi tiếng về tính toàn vẹn tín hiệu (SI), điểm nóng tiếp theo của công nghệ PCB tốc độ cao nên là tính toàn vẹn nguồn (PI), EMC/EMI và phân tích nhiệt.

Khi cạnh tranh gia tăng, các nhà sản xuất đang chịu áp lực ngày càng tăng về thời gian phát hành sản phẩm. Làm thế nào để sử dụng các công cụ EDA tiên tiến và các phương pháp và quy trình được tối ưu hóa để hoàn thành thiết kế với chất lượng cao và hiệu quả đã trở thành một vấn đề mà các nhà sản xuất hệ thống và kỹ sư thiết kế phải đối mặt.

Hotspot: Chuyển từ tính toàn vẹn tín hiệu sang tính toàn vẹn nguồn

Khi nói đến thiết kế tốc độ cao, vấn đề đầu tiên mọi người nghĩ đến là tính toàn vẹn của tín hiệu. Tính toàn vẹn tín hiệu chủ yếu đề cập đến chất lượng truyền tín hiệu trên đường tín hiệu. Mạch có tính toàn vẹn tín hiệu tốt khi tín hiệu trong mạch có thể đến chân chip nhận với thời gian, thời lượng và biên độ điện áp mong muốn. Các vấn đề về tính toàn vẹn tín hiệu xảy ra khi tín hiệu không đáp ứng đúng cách hoặc chất lượng tín hiệu không cho phép hệ thống hoạt động ổn định trong một thời gian dài. Tính hoàn chỉnh của tín hiệu chủ yếu thể hiện ở một số mặt như trì hoãn, phản chiếu, nhiễu xuyên âm, thời gian và dao động. Người ta thường tin rằng các vấn đề về tính toàn vẹn tín hiệu xảy ra khi hệ thống hoạt động ở 50MHz và sẽ trở nên nổi bật hơn khi tần số của hệ thống và thiết bị tiếp tục tăng. Các thông số của các thành phần và bảng mạch PCB, cách bố trí các thành phần trên bảng mạch PCB và hệ thống dây tín hiệu tốc độ cao đều có thể gây ra các vấn đề về tính toàn vẹn tín hiệu, dẫn đến hoạt động không ổn định của hệ thống hoặc thậm chí không hoạt động đúng cách.

Công nghệ toàn vẹn tín hiệu đã phát triển qua nhiều thập kỷ và các phương pháp lý thuyết và phân tích của nó đã trở nên trưởng thành hơn. Về vấn đề tính toàn vẹn tín hiệu, tính toàn vẹn tín hiệu không phải là vấn đề của ai đó. Nó liên quan đến mọi liên kết trong chuỗi thiết kế. Không chỉ các kỹ sư thiết kế hệ thống, kỹ sư phần cứng và kỹ sư PCB phải xem xét nó, mà còn không thể bỏ qua nó trong quá trình sản xuất. Để giải quyết vấn đề toàn vẹn tín hiệu, chúng ta phải dựa vào các công cụ mô phỏng tiên tiến.

Tính toàn vẹn nguồn điện là một công nghệ tương đối mới so với tính toàn vẹn tín hiệu và được coi là một trong những thách thức lớn nhất trong thiết kế PCB mật độ cao tốc độ cao. Tính toàn vẹn nguồn điện có nghĩa là trong các hệ thống tốc độ cao, hệ thống truyền tải điện PDS có các đặc tính trở kháng khác nhau ở các tần số khác nhau, do đó điện áp giữa lớp nguồn và lớp hình thành trên PCB không giống nhau ở mọi nơi trên bảng. Do đó, nguồn điện không liên tục, tạo ra tiếng ồn nguồn điện, chip không thể hoạt động bình thường; Đồng thời, do bức xạ tần số cao, các vấn đề về tính toàn vẹn của nguồn điện cũng có thể gây ra các vấn đề EMC/EMI. Nếu vấn đề toàn vẹn nguồn điện không được giải quyết tốt, nó sẽ ảnh hưởng nghiêm trọng đến hoạt động bình thường của hệ thống.

Thông thường, các vấn đề về tính toàn vẹn nguồn điện được giải quyết chủ yếu bằng hai phương pháp: tối ưu hóa thiết kế xếp chồng và bố cục của bảng và thêm tụ điện tách rời. Khi tần số hệ thống nhỏ hơn 300~400 MHz, tụ điện tách rời có thể đóng vai trò ức chế tần số, bộ lọc và điều khiển trở kháng. Đặt tụ điện tách rời thích hợp ở đúng vị trí sẽ giúp giảm các vấn đề về tính toàn vẹn nguồn điện của hệ thống. Nhưng khi tần số hệ thống cao hơn, tụ điện tách rời hoạt động ít hơn. Trong trường hợp này, các vấn đề về tính toàn vẹn của nguồn điện có thể được giải quyết chỉ bằng cách tối ưu hóa thiết kế và bố trí khoảng cách lớp của bảng mạch hoặc các phương pháp khác để giảm tiếng ồn của nguồn điện và mặt đất (chẳng hạn như phù hợp để giảm các vấn đề phản xạ của hệ thống truyền tải điện), v.v., bằng cách hạn chế EMC/EMI.

Về mối quan hệ giữa tính toàn vẹn tín hiệu và tính toàn vẹn công suất, tính toàn vẹn tín hiệu là một khái niệm trong miền thời gian và dễ hiểu hơn, trong khi tính toàn vẹn công suất là một khái niệm trong miền tần số khó hiểu hơn nhiều so với tính toàn vẹn tín hiệu, nhưng ở một số khía cạnh nó có những điểm tương đồng với tính toàn vẹn tín hiệu. Tính toàn vẹn của nguồn điện đòi hỏi các kỹ sư phải có kỹ năng cao hơn, đây là một thách thức mới đối với thiết kế tốc độ cao. Nó không chỉ liên quan đến cấp độ bo mạch, mà còn cả cấp độ chip và gói. Đề nghị các kỹ sư thiết kế bảng mạch tốc độ cao làm tính toàn vẹn nguồn điện trên cơ sở giải quyết tính toàn vẹn của tín hiệu. ".

Làm mềm thiết kế của bạn bằng cách mô phỏng

Mô phỏng là thử nghiệm của một nguyên mẫu ảo và nó xem xét tất cả các khía cạnh. Khi thiết kế trở nên phức tạp hơn, các kỹ sư không thể thực hiện mọi kế hoạch. Hiện tại, họ chỉ có thể sử dụng mô phỏng tiên tiến thay vì thử nghiệm để đưa ra phán đoán.

Trong thiết kế hệ thống ngày nay, ngoài những thách thức đặt ra bởi các bảng mạch tốc độ cao và mật độ cao, áp lực phát hành sản phẩm nhanh chóng làm cho mô phỏng trở thành phương tiện không thể thiếu trong thiết kế hệ thống. Các nhà thiết kế muốn sử dụng các công cụ mô phỏng tiên tiến để phát hiện các vấn đề trong giai đoạn thiết kế, do đó hoàn thành thiết kế hệ thống một cách hiệu quả và chất lượng cao.

Trong thiết kế bảng mạch truyền thống, các kỹ sư hiếm khi sử dụng mô phỏng. Thông thường hơn, nó sử dụng các hướng dẫn thiết kế và thiết kế tham khảo (tức là whitepaper) được cung cấp bởi các nhà sản xuất chip thượng nguồn, kết hợp với kinh nghiệm thực tế của các kỹ sư để thiết kế, sau đó thử nghiệm và thử nghiệm các nguyên mẫu được tạo ra bởi thiết kế, xác định các vấn đề và sửa đổi thiết kế. Tình trạng này lặp đi lặp lại cho đến khi vấn đề cơ bản được giải quyết. Ngay cả khi thỉnh thoảng sử dụng các công cụ mô phỏng để thiết kế, nó chỉ giới hạn ở một số mạch. Thay đổi mạch có nghĩa là thời gian trễ. Sự chậm trễ này là không thể chấp nhận được dưới áp lực phát hành sản phẩm nhanh chóng. Đặc biệt đối với các hệ thống lớn, một sửa đổi nhỏ có thể yêu cầu lật đổ toàn bộ thiết kế. Thiệt hại mà nó gây ra cho các nhà sản xuất là không thể đo lường được.

Chất lượng sản phẩm khó đảm bảo, chu kỳ phát triển không thể kiểm soát và phụ thuộc quá nhiều vào kinh nghiệm của các kỹ sư. Những yếu tố này gây khó khăn cho các phương pháp thiết kế được mô tả ở trên để giải quyết những thách thức do thiết kế PCB tốc độ cao và mật độ cao ngày càng phức tạp, do đó phải sử dụng các kỹ thuật mô phỏng tiên tiến. Các công cụ để giải quyết vấn đề này. "Giải pháp thiết kế được đưa ra bởi các nhà sản xuất chip thượng nguồn dựa trên nguyên mẫu của chính họ và các sản phẩm của nhà sản xuất hệ thống không thể giống hệt với sản phẩm của nhà sản xuất thượng nguồn; đồng thời, các yêu cầu thiết kế của một chip có thể mâu thuẫn với chip khác. Mô phỏng phải được thực hiện để xác định giải pháp thiết kế.

Theo một nghĩa nào đó, mô phỏng là cho phép phần mềm hoàn thành đánh giá chức năng của một nguyên mẫu ảo, điều này chỉ có thể được thực hiện bằng cách thử nghiệm một nguyên mẫu vật lý. Đó là một giải pháp "mềm" và kinh tế hơn.

Tuy nhiên, mô phỏng của bảng mạch mật độ cao tốc độ cao khác với mô phỏng truyền thống. "Mô phỏng truyền thống được thực hiện cho sơ đồ cơ bản", Yulifu, kỹ sư kỹ thuật của Mentor Graphics, cho biết. Nó chỉ thêm các ưu đãi và xem đầu ra để xác định xem chức năng có chính xác hay không; trong khi mô phỏng tốc độ cao dựa trên tiền đề rằng chức năng là chính xác, tùy thuộc vào thiết kế. Hiệu suất là gì? Nó không chỉ phù hợp với sơ đồ mà còn cho thiết kế PCB. Với các công cụ mô phỏng, bạn có thể đánh giá sơ đồ nào gần với nhu cầu thực tế hơn và dựa trên việc đáp ứng các yêu cầu về hiệu suất, bạn có thể đánh giá sơ đồ nào ít tốn kém hơn.

Tìm sự cân bằng giữa kế hoạch và chi phí hệ thống. "Sử dụng các công cụ mô phỏng, bạn có thể biết liệu cải tiến hệ thống có đang đi đúng hướng hay không, chỉ ra hướng đi cho thiết kế, cải thiện tỷ lệ thành công của bảng đầu tiên và đưa sản phẩm ra thị trường nhanh hơn", Yulifu nói. Tuy nhiên, cho dù kết quả mô phỏng có gần với kết quả thử nghiệm như thế nào, nó không thể thay thế một hệ thống thử nghiệm thực tế.

Kiểm thử là một đánh giá thực tế về hiệu suất của hệ thống, bao gồm tất cả các yếu tố môi trường thực tế. Tuy nhiên, mô phỏng là một "thử nghiệm" của một nguyên mẫu ảo. Nó nhắm vào một số điều kiện cụ thể. Không có công cụ nào có thể xem xét tất cả các tình huống thực tế cùng một lúc. Mô phỏng. Tuy nhiên, với sự phát triển của công nghệ và cải tiến liên tục của các công cụ, kết quả mô phỏng ngày càng gần với kết quả thử nghiệm thực tế và có ý nghĩa hướng dẫn lớn hơn đối với thiết kế, nhưng đồng thời đặt ra yêu cầu cao hơn đối với các kỹ sư - trong khi các công cụ ngày càng dễ sử dụng, việc đánh giá kết quả mô phỏng và phương pháp cải tiến đều phụ thuộc vào trình độ kỹ thuật và cơ sở lý thuyết của kỹ sư.

Hiện nay, trong mô phỏng PCB tốc độ cao, hiệu ứng ít mong muốn nhất là EMC/EMI. Điều này là do đối với các hệ thống tốc độ cao, hệ thống cần được mô hình hóa ba chiều để mô phỏng hiệu quả môi trường thực do ảnh hưởng của hiệu ứng lỗ thông qua. Tuy nhiên, đối với một hệ thống lớn và phức tạp như PCB, rất khó để mô hình hóa nó trong ba chiều. Theo Yulifu, các phương pháp kiểm tra chuyên gia hiện đang được sử dụng chủ yếu để chuyển các vấn đề EMC/EMI thành bố cục PCB và các quy tắc định tuyến phù hợp với các tiêu chuẩn chung quốc tế.

Ngoài ra, khi nói đến phân tích 3D, các công ty như Ansoft và Apsim có thể cung cấp các công cụ và phương pháp chuyên dụng có thể được sử dụng kết hợp với các công cụ hệ thống Cadence và Mentor Graphics.

Lựa chọn hiệu quả: dây tự động và thiết kế song song

Thiết kế sơ đồ không chỉ là về "theo dõi" mạch, mà còn nhiều yêu cầu khác. Các công cụ thiết kế sơ đồ sẽ có thể đưa các yêu cầu này đến bước tiếp theo, hỗ trợ hệ thống dây tự động, mô phỏng chức năng và hơn thế nữa.

Để tìm ra con đường thiết kế hiệu quả hơn, giải quyết áp lực thời gian phát hành sản phẩm và nhanh chóng đưa sản phẩm ra thị trường, hệ thống dây điện tự động và công nghệ thiết kế song song đã ra đời.

"Nếu bạn có thể tận dụng tốt công nghệ cáp tự động, bạn có thể giảm thời gian vẽ và thiết kế PCB hiệu quả hơn gấp đôi." Tuy nhiên, nếu bạn muốn thực hiện cáp tự động, bạn phải sử dụng Trình quản lý quy tắc điện khí hóa để tích hợp các kỹ sư thiết kế hệ thống và kỹ sư thiết kế phần cứng. Các yêu cầu thiết kế của mạch được chuyển cho kỹ sư PCB.

Đối với các hệ thống ban đầu đơn giản hơn, thông thường các kỹ sư phần cứng viết ra các yêu cầu thiết kế từng cái một và nói với các kỹ sư thiết kế PCB cách thực hiện. Nhưng đối với các hệ thống phức tạp, phải đối mặt với hàng ngàn kết nối và vô số yêu cầu, các kỹ sư phần cứng không thể ghi lại các quy tắc này từng cái một và các kỹ sư thiết kế PCB không thể kiểm tra và thực hiện từng cái một. Tại thời điểm này, một người quản lý quy tắc điện khí là cần thiết để quản lý các yêu cầu thiết kế khác nhau. Các kỹ sư phần cứng và kỹ sư thiết kế PCB có thể làm việc cùng nhau trên cùng một trình quản lý quy tắc.

Đối với công nghệ cáp tự động, "Nếu một công ty không nắm vững công nghệ này và vấn đề về tính toàn vẹn của tín hiệu không được giải quyết tốt, không nên sử dụng cáp tự động. Bởi vì nếu bạn không thể xác định các quy tắc tốt, bạn không thể điều khiển cáp tự động một cách chính xác." Bất kể các công cụ phát triển như thế nào, máy tính không thể thay thế hoàn toàn hành vi của bộ não con người và do đó không thể đạt được 100% cáp tự động. Hệ thống cáp tự động mà chúng tôi đã đề cập ở trên thực tế là một hệ thống cáp tự động tương tác đòi hỏi sự tham gia của con người: một số quy tắc trước khi hệ thống cáp tự động cần được xác định thủ công hơn nữa; Sau khi hệ thống dây tự động hoàn tất, nó cần được xác minh và sửa đổi bởi các kỹ sư.

Đối với thiết kế hệ thống truyền thống, tốc độ tương đối thấp, nhiều kỹ sư có thể có kinh nghiệm vẽ sơ đồ bằng cách sử dụng OrCAD của Cadence và sau đó bố trí bằng cách sử dụng PowerPCB của Mentor. Nhưng phương pháp này không còn phù hợp với lĩnh vực thiết kế tốc độ cao nữa. "Dữ liệu không thể được chuyển đổi hoàn toàn giữa các công cụ của các nhà sản xuất khác nhau. Ví dụ, các phương pháp truyền thống để đọc bảng mạng không thể mang lại một số tính năng điện và yêu cầu từ sơ đồ đến thiết kế PCB và do đó không phù hợp với thiết kế tốc độ cao."

Ngoài hệ thống dây điện tự động, thiết kế song song cũng là một cách hiệu quả để nâng cao hiệu quả thiết kế của các hệ thống lớn. Thiết kế song song là thiết kế đồng thời, có nghĩa là bảng được chia thành nhiều phần và nhiều người thiết kế cùng một lúc. Yusuf cho biết công cụ Mentor Graphics hiện tại đã có thể được sử dụng để thiết kế song song. Nếu thiết kế được lưu trên một máy, máy khác có thể nhìn thấy nó ngay lập tức và các đường ở hai bên có thể tự động kết nối với nhau. Nhiệm vụ tích hợp giữa các thiết kế khác nhau có thể được giảm thiểu. "Vào cuối năm nay, extremePCB, một công cụ thiết kế song song hoàn toàn năng động của Mentor Graphics, sẽ được đưa ra thị trường. Tại thời điểm đó, các kỹ sư sẽ có thể thực hiện thiết kế song song hoàn toàn thời gian thực giống như họ đang chơi CS trên mạng. Được nhìn thấy trong thời gian thực bởi nhau có thể thúc đẩy sự hợp tác giữa các kỹ sư ở nhiều nơi khác nhau." Đối với thiết kế song song, không chỉ cần các công cụ thiết kế tốt mà còn cần các phương pháp thiết kế tốt, Yulif nói. Thiết kế song song không nên được chia nhỏ hoặc quá rộng. Hai ba người tương đối lý trí, nếu không suy nghĩ quá mức phân tán, bất lợi cho thiết kế.

Ngoài PCB: Cân nhắc cấp hệ thống cho các vấn đề tốc độ cao

Khi một hệ thống phát triển từ hàng trăm đến hàng chục megabyte, thiết kế chip, thiết kế gói và thiết kế hệ thống không còn có thể được xem xét riêng biệt. Đối với các sản phẩm cao cấp, thiết kế bao bì và thiết kế hệ thống nên được xem xét khi thiết kế chip.

Sau khi giải quyết các vấn đề của phần mềm, làm thế nào để đơn giản hóa quy trình, giảm lỗi kỹ sư trong quy trình, cho phép các kỹ sư tập trung nhiều hơn vào thiết kế, đưa sản phẩm ra thị trường càng nhanh càng tốt, cũng là điều mà các nhà sản xuất EDA đang xem xét.

Thông thường, dây kết nối trên hệ thống bắt đầu với I/O của chip (silicon), đi qua các vết lồi và chất nền của gói đến chân của gói và sau đó đi qua PCB đến chân, chất nền, vết lồi và chân của gói khác. Chip I/O, đóng gói và bảng mạch là ba lĩnh vực khác nhau. Các kỹ sư trước đây không suy nghĩ đầy đủ về chúng khi thiết kế và không biết các kỹ sư khác nghĩ gì. Tuy nhiên, khi tần số thiết kế tăng lên, diện tích chip giảm và chu kỳ thiết kế giảm, các nhà sản xuất nên xem xét thiết kế bao bì và thiết kế PCB khi thiết kế chip để cả ba có thể được kết hợp hiệu quả. "Tại thời điểm này, cả về tính toàn vẹn tín hiệu và chu kỳ thiết kế, chúng ta nên xem xét cả thiết kế của các tấm bao bì silicon và phối hợp mối quan hệ giữa chúng. Ví dụ, đôi khi có rất nhiều vấn đề thời gian khó khăn có thể dễ dàng giải quyết trong bao bì."