Tin tức về PCB - Làm thế nào để tiêu chuẩn hóa PCB Chip hội đóng gói pad

Làm thế nào để tiêu chuẩn hóa PCB chip lắp ráp gói pad Khi vẽ gói thành phần trong PCB, chúng ta thường gặp phải vấn đề mà kích thước của pad không dễ nắm bắt, bởi vì thông tin chúng tôi tham khảo cho kích thước của các thành phần chính nó, chẳng hạn như chiều rộng pin, khoảng cách và như vậy, nhưng trên bảng PCB, kích thước của pad tương ứng nên lớn hơn một chút so với kích thước của pin, Nếu không, độ tin cậy của hàn sẽ không được đảm bảo. Các thông số kỹ thuật của kích thước pad sẽ được thảo luận chủ yếu dưới đây.

Để đảm bảo chất lượng hàn của các yếu tố vá (SMT), khi thiết kế bảng in SMT, ngoài các cạnh quá trình 3mm-8mm của bảng in, mẫu và kích thước của đĩa hàn của các yếu tố khác nhau nên được thiết kế theo các thông số kỹ thuật có liên quan. Ngoài việc sắp xếp vị trí của các thành viên và khoảng cách giữa các thành viên liền kề, chúng tôi tin rằng cần đặc biệt chú ý đến các điểm sau:

(1) Trên bảng mạch in, tất cả các mẫu dẫn điện (chẳng hạn như kết nối liên kết, dây nối đất, quá lỗ dẫn điện lẫn nhau, v.v.) và lá đồng cần được giữ lại dưới màng hàn điện trở phải là lá đồng trần. Điều đó nói rằng, không bao giờ được phép sử dụng lớp phủ kim loại có điểm nóng chảy thấp hơn nhiệt độ hàn, chẳng hạn như hợp kim thiếc-chì, để tránh nứt hoặc nhăn mặt nạ hàn tại lớp phủ, do đó đảm bảo chất lượng hàn và xuất hiện của bảng PCB. (2) Khi dữ liệu kích thước mẫu pad được chọn hoặc gọi, nó phải phù hợp với kích thước của gói, đầu hàn, chân, v.v., liên quan đến hàn của thành phần được chọn. Cần phải khắc phục thói quen xấu là sao chép hoặc gọi dữ liệu J hoặc kích thước của mẫu đĩa trong thư viện phần mềm một cách ngẫu nhiên mà không cần phân tích hoặc so sánh. Khi thiết kế, chọn hoặc gọi kích thước của mẫu pad, bạn cũng nên phân biệt giữa các thành phần bạn chọn, mã của chúng (ví dụ: điện trở chip, tụ điện) và các kích thước liên quan đến hàn (ví dụ: SOIC, QFP, v.v.).

(3) Độ tin cậy hàn của các yếu tố gắn trên bề mặt chủ yếu phụ thuộc vào chiều dài của tấm chứ không phải chiều rộng.

(A) Như thể hiện trong Hình 1, chiều dài của miếng đệm B bằng chiều dài T của đầu hàn (hoặc pin), cộng với chiều dài mở rộng b1 của đầu hàn (hoặc pin) bên trong (miếng đệm), cộng với chiều dài mở rộng b2 của đầu hàn (hoặc pin) bên ngoài (của miếng đệm), tức là B=T+b1+b2. Trong số đó, chiều dài của B1 (khoảng 0,05mm-0,6mm) không chỉ tạo điều kiện thuận lợi cho việc hình thành các mối hàn mặt trăng cong tốt khi hàn tan chảy, mà còn tránh hiện tượng cầu nối hàn và có tính đến độ lệch vị trí của các thành phần; Chiều dài của b2 (khoảng 0,25mm-1,5mm) chủ yếu được thiết kế để đảm bảo sự hình thành của các mối hàn với hồ sơ bề mặt cong tối ưu (đối với SOIC, QFP và các thiết bị khác, khả năng chống bong tróc của tấm cũng nên được xem xét).

Hình 2.jpg

Chiều dài đệm B=T+b1+b2

Khoảng cách đệm bên trong G=L-2T-2b1

Chiều rộng đất A=W+K

Khoảng cách giữa mặt ngoài của tấm hàn là D=G+2B.

Trong công thức: L - chiều dài thành phần (hoặc khoảng cách giữa các mặt bên ngoài của chân thiết bị);

W - Chiều rộng thành phần (hoặc chiều rộng pin của thiết bị);

H - Độ dày thành phần (hoặc độ dày pin thiết bị);

b1 chiều dài mở rộng của đầu hàn (hoặc pin) bên trong (pad);

b2 chiều dài mở rộng của mặt ngoài (pad) của đầu hàn (hoặc pin);

K hàn chiều rộng điều chỉnh lượng.

Giá trị điển hình của chiều dài mở rộng của miếng đệm cho các thành phần phổ biến:

Đối với điện trở chip hình chữ nhật và tụ điện:

b1=0,05mm, 0,10mm, 0,15mm, 0,20mm, 0,30mm. Chiều dài thành viên càng ngắn, giá trị này càng nhỏ.

b2=0,25mm, 0,35mm, 0,5mm, 0,60mm, 0,90mm, 1,00mm, độ dày thành viên càng mỏng, giá trị của nó càng nhỏ.

K=0mm,+0,10mm, 0,20mm, chiều rộng thành viên càng hẹp, giá trị càng nhỏ.

Đối với các thiết bị SOIC và QFP có chân cánh:

B1=0,30mm, 0,40mm, 0,50mm, 0,60mm, hình dạng thiết bị càng nhỏ hoặc khoảng cách trung tâm giữa các chân liền kề càng nhỏ, giá trị càng nhỏ.

b2=0,30mm, 0,40mm, 0,80mm, 1,00mm, 1,50mm. Đối với hình dạng thiết bị lớn hơn, giá trị này phải lớn hơn.

K=0mm, 0,03mm, 0,30mm, 0,10mm, 0,20mm, khoảng cách trung tâm giữa các chân lân cận càng nhỏ thì giá trị này càng nhỏ.

B=1,50mm ½ 3mm, thường là khoảng 2mm.

Nếu không gian bên ngoài cho phép, nó có thể tồn tại càng lâu càng tốt.

(4) Không có lỗ thông qua (khoảng cách giữa cạnh lỗ thông qua và miếng hàn nên lớn hơn 0,6mm) và nếu miếng thông qua được kết nối với nhau, nó có thể nhỏ hơn chiều rộng của 1/2 kết nối của miếng, chẳng hạn như 0,3mm~0,4mm để được kết nối với nhau, để tránh các khuyết tật hàn khác nhau do mất chất hàn hoặc cách ly nhiệt.

(5) Trong tấm hàn được sử dụng để hàn và thử nghiệm, ký tự in, đồ họa và các ký hiệu ký hiệu khác không được phép; Khoảng cách giữa biểu tượng dấu hiệu và cạnh của miếng đệm Khoảng cách này phải lớn hơn 0,5mm. Để tránh các khuyết tật hàn khác nhau do vật liệu in ngâm miếng đệm, ảnh hưởng đến độ chính xác của việc kiểm tra.

(6) Kết nối giữa các miếng đệm, giữa các miếng đệm và miếng đệm thông qua lỗ và giữa các miếng đệm và dây nối phải có một đoạn dây dẫn cách nhiệt lớn hơn chiều rộng của miếng đệm hoặc mặt đất diện tích lớn hoặc lá chắn đồng. Chiều rộng của đường phải bằng hoặc nhỏ hơn một nửa chiều rộng của đệm (tùy theo điều kiện nào nhỏ hơn, chiều rộng chung là 0,2mm~0,4mm và chiều dài phải lớn hơn 0,6mm); Nếu một mặt nạ hàn được sử dụng để che phủ, chiều rộng của nó có thể bằng với chiều rộng của miếng đệm (ví dụ như kết nối với một khu vực rộng lớn của mặt đất hoặc lá chắn đồng).

(7) Đối với các thành phần tương tự, tất cả các miếng đệm được sử dụng đối xứng (như điện trở chip, tụ điện, SOIC, QFP, v.v.) nên được thiết kế để duy trì nghiêm ngặt tính đối xứng tổng thể của chúng, tức là, Hình dạng và kích thước của mô hình pad là chính xác như nhau (khu vực hàn được hình thành là bằng nhau khi hàn tan chảy) và vị trí của hình dạng mô hình phải hoàn toàn đối xứng (bao gồm cả vị trí của các đường kết nối rút ra từ pad; nếu bị chặn bởi mặt nạ hàn, các đường kết nối có thể là ngẫu nhiên). Để đảm bảo rằng khi hàn tan chảy, sức căng bề mặt tác động lên tất cả các điểm hàn trên thành phần có thể được cân bằng (nghĩa là lực lượng bằng không), do đó góp phần tạo ra các điểm hàn chất lượng cao lý tưởng.

(8) Không có lỗ thông qua (nghĩa là không có lỗ thông qua ở phía dưới của cơ thể lắp ráp) được phép giữa bất kỳ miếng đệm nào không có chân bên ngoài (chẳng hạn như điện trở chip, tụ điện, tụ điện có thể điều chỉnh, tụ điện có thể điều chỉnh, v.v.). Thông qua lỗ; Ngoại trừ những người bị chặn bởi màng hàn) để đảm bảo chất lượng sạch.

(9) Đối với lắp ráp nhiều chân (ví dụ: SOIC, QFP, v.v.), kết nối ngắn giữa các pin pad không được phép đi qua và pad nên được thêm vào dây kết nối trước khi kết nối ngắn (nếu mặt nạ hàn được sử dụng) có thể loại trừ việc che chắn màng) để tránh dịch chuyển sau khi hàn hoặc bị nhầm lẫn với cầu nối. Ngoài ra, cố gắng tránh các dây liên kết với nhau giữa các tấm hàn (đặc biệt là các thiết bị pin có khoảng cách tốt); Bất kỳ dây liên kết nào đi qua giữa các tấm liền kề phải được che chắn bằng mặt nạ hàn.

(10) Đối với các cụm nhiều chân, đặc biệt là các cụm có khoảng cách từ 0,65mm trở xuống, các dấu tham chiếu đồng trần (chẳng hạn như trên đường chéo của đồ họa đĩa, hai dấu định vị quang học đồng trần đối xứng) nên được thêm vào hoặc gần mẫu đĩa như hiệu chuẩn quang học để đạt được vị trí chính xác.

(11) Khi sử dụng quá trình hàn đỉnh sóng, lỗ thông qua pin pad nói chung phải lớn hơn 0,05~0,3mm so với đường kính dây, và đường kính pad không được lớn hơn 3 lần đường kính lỗ. Ngoài ra, đối với mô hình pad cho IC và thiết bị QFP, cần phải thêm pad hỗ trợ quá trình có khả năng kéo chất hàn nóng chảy để tránh hoặc giảm sự xuất hiện của cầu.

(12) Bất kỳ miếng đệm nào được sử dụng để hàn các cụm lắp đặt bề mặt (tức là tại các điểm hàn) không được sử dụng làm điểm kiểm tra; Để tránh làm hỏng các bộ phận, một miếng đệm thử nghiệm đặc biệt phải được thiết kế riêng. Đảm bảo tiến hành kiểm tra hàn và vận hành sản xuất bình thường.

(13) Tất cả các pad được sử dụng để thử nghiệm phải được bố trí càng nhiều càng tốt trên cùng một mặt của PCB. Điều này không chỉ giúp kiểm thử dễ dàng, mà quan trọng hơn, nó giúp giảm đáng kể chi phí kiểm thử (đặc biệt là đối với kiểm thử tự động). Ngoài ra, miếng đệm thử nghiệm không chỉ được phủ hợp kim thiếc-chì, mà kích thước, khoảng cách và cách bố trí của nó cũng phải phù hợp với các yêu cầu liên quan của thiết bị thử nghiệm được sử dụng.

(14) Nếu kích thước của phần tử là tối đa và tối thiểu, giá trị trung bình của kích thước của nó có thể được sử dụng làm cơ sở cho thiết kế pad.

(15) Sử dụng máy tính để thiết kế. Để đảm bảo đồ họa được thiết kế có thể đạt được độ chính xác mong muốn, kích thước của ô lưới được chọn phải phù hợp với nó; Để vẽ dễ dàng, tất cả các bản vẽ nên rơi trên lưới càng nhiều càng tốt. Đối với các thành phần đa pin và khoảng cách tốt (như QFP), khi vẽ khoảng cách trung tâm của tấm hàn, không chỉ kích thước ô lưới phải là 0,0254mm (tức là 1 triệu), mà nguồn gốc tọa độ của bản vẽ cũng phải luôn được đặt ở chân đầu tiên của nó. Tóm lại, đối với các yếu tố khoảng cách tốt với nhiều chân, khi thiết kế pad, cần đảm bảo rằng tổng số lỗi tích lũy phải được kiểm soát trong

trong phạm vi+0,0127mm (0,5 triệu).

(16) thiết kế khác nhau pad nên được sử dụng với PCB mang, và sau khi vượt qua thử nghiệm hàn và thử nghiệm có thể được chính thức sử dụng trong sản xuất. Điều này đặc biệt đúng với sản xuất hàng loạt.