Thiết kế điện tử - PCB qua lỗ thiết kế tính năng phân tích

Các lỗ mù nằm trên mặt trên và dưới của bảng mạch in và có độ sâu nhất định. Chúng được sử dụng để kết nối các đường bề mặt với các đường bên trong bên dưới. Độ sâu của lỗ thường không vượt quá một tỷ lệ nhất định (khẩu độ). Các lỗ chôn đề cập đến các lỗ kết nối nằm ở lớp bên trong của bảng mạch in và không mở rộng đến bề mặt của bảng. Hai loại lỗ trên nằm trong các lớp bên trong của bảng mạch và được thực hiện thông qua quá trình hình thành lỗ trước khi cán và có thể chồng chéo nhiều lớp bên trong trong quá trình hình thành lỗ. Loại thứ ba được gọi là thông qua lỗ. Các lỗ như vậy đi qua toàn bộ bảng và có thể được sử dụng để đạt được kết nối nội bộ hoặc như một lỗ định vị để lắp đặt các thành phần. Vì lỗ thông qua dễ thực hiện hơn trong quá trình và ít tốn kém hơn, nó được sử dụng trên hầu hết các bảng mạch in thay vì hai loại lỗ thông qua khác. Trừ khi có quy định khác, các lỗ sau đây được coi là quá mức.

1. Từ quan điểm thiết kế, quá mức chủ yếu bao gồm hai phần, một phần là khoan ở giữa và một phần khác là khu vực khối đệm xung quanh lỗ khoan. Kích thước của hai phần này xác định kích thước của lỗ quá mức. Rõ ràng, trong các thiết kế PCB tốc độ cao, mật độ cao, các nhà thiết kế luôn muốn lỗ càng nhỏ càng tốt, để lại nhiều không gian cáp hơn trên bảng. Ngoài ra, quá lỗ càng nhỏ, điện dung ký sinh của chính nó càng nhỏ. Nó càng nhỏ, nó càng phù hợp cho các mạch tốc độ cao. Tuy nhiên, việc giảm kích thước lỗ cũng đi kèm với sự gia tăng chi phí, và kích thước quá lỗ không thể giảm vô hạn. Nó bị giới hạn bởi công nghệ xử lý như khoan và mạ điện: lỗ càng nhỏ, càng khoan, thời gian cần thiết càng lâu, càng dễ lệch khỏi vị trí trung tâm; Và khi độ sâu của lỗ vượt quá 6 lần đường kính lỗ khoan, không có gì đảm bảo rằng các bức tường lỗ có thể được mạ đồng đều. Ví dụ, một bảng mạch PCB 6 lớp thông thường có độ dày khoảng 50 triệu (độ sâu thông qua lỗ), do đó đường kính khoan tối thiểu mà một nhà sản xuất PCB có thể cung cấp chỉ có thể đạt 8 triệu.

2. Điện dung ký sinh của bản thân quá lỗ có điện dung ký sinh đối với mặt đất. Nếu đường kính của lỗ cách ly trên hình thành quá lỗ được biết là D2, đường kính của đĩa quá lỗ là D1 và độ dày của bảng PCB là T, thì hằng số điện môi của chất nền là Isla µ và điện dung ký sinh của quá lỗ là xấp xỉ: C="1".41 Isla µ TD1/(D2-D1) Tác động chính của điện dung ký sinh quá lỗ trên mạch là kéo dài thời gian tăng tín hiệu và giảm tốc độ của mạch. Ví dụ, đối với PCB có độ dày 50Mil, nếu một overhole với đường kính bên trong là 10mil và đường kính pad là 20mil được sử dụng và khoảng cách giữa pad và khu vực đồng mặt đất là 32mil, thì chúng ta có thể sử dụng công thức trên để xấp xỉ overhole. Điện dung ký sinh xấp xỉ: C=1,41x4,4x0,050x0,020/(0,032-0,020)=0,517pF, Sự thay đổi thời gian tăng do phần điện dung này gây ra là: T10-90=2,2C (Z0/2)=2,2x0,517x (55/2)=31,28ps. Như bạn có thể thấy từ các giá trị này, mặc dù tác động của sự chậm trễ tăng do tụ điện ký sinh của một lỗ duy nhất là không rõ ràng, các nhà thiết kế vẫn nên xem xét cẩn thận nếu các lỗ được sử dụng nhiều lần để chuyển đổi giữa các lớp trong dấu vết.

3. Điện cảm ký sinh qua lỗ Tương tự, điện cảm ký sinh và điện dung ký sinh tồn tại trong quá lỗ. Trong thiết kế mạch kỹ thuật số tốc độ cao, thiệt hại do cảm ứng ký sinh qua lỗ thường lớn hơn ảnh hưởng của điện dung ký sinh. Cảm ứng song song ký sinh của nó có thể làm suy yếu sự đóng góp của tụ điện bỏ qua và làm suy yếu hiệu ứng lọc của toàn bộ hệ thống điện. Chúng ta có thể đơn giản tính toán điện cảm ký sinh gần đúng của một lỗ quá mức bằng cách sử dụng công thức sau: L="5".08h [ln(4h/d)+1] trong đó L là điện cảm của lỗ quá mức, h là chiều dài của lỗ quá mức và d là đường kính của lỗ trung tâm. Như bạn có thể thấy từ công thức, đường kính của lỗ quá mức ảnh hưởng ít hơn đến cảm ứng, trong khi chiều dài của lỗ quá mức ảnh hưởng nhiều nhất đến cảm ứng. Vẫn sử dụng ví dụ trên, độ tự cảm của quá lỗ có thể được tính là: L=5,08x0,050 [ln (4x0,050/0,010)+1]=1,015nH. Nếu thời gian tăng tín hiệu là 1ns, trở kháng tương đương của nó là: XL=ÍL/T10-90=3,19. Khi dòng điện tần số cao đi qua, trở kháng này không còn có thể bỏ qua. Cần đặc biệt chú ý rằng khi kết nối mặt phẳng nguồn và mặt đất, tụ điện bỏ qua cần phải đi qua hai lỗ, do đó, điện cảm ký sinh của lỗ sẽ tăng theo cấp số nhân.

4. Thiết kế quá lỗ trong PCB tốc độ cao. Thông qua phân tích trên về các đặc tính ký sinh quá lỗ, chúng ta có thể thấy rằng trong thiết kế PCB tốc độ cao, dường như quá lỗ đơn giản thường có tác động tiêu cực lớn đến thiết kế mạch. Hiệu ứng Để giảm các tác động bất lợi gây ra bởi các hiệu ứng ký sinh trùng của lỗ thủng, các thao tác sau đây có thể được thực hiện trong thiết kế:

1. Chọn kích thước hợp lý thông qua kích thước có tính đến chi phí và chất lượng tín hiệu. Ví dụ, đối với thiết kế PCB mô-đun bộ nhớ 6-10 lớp, tốt nhất là sử dụng 10/20Mil (khoan/pad) để vượt qua lỗ. Đối với một số tấm kích thước nhỏ có mật độ cao, bạn cũng có thể thử 8/18Mil. Lỗ Trong điều kiện kỹ thuật hiện tại, rất khó để sử dụng các lỗ nhỏ hơn. Đối với việc cung cấp điện hoặc nối đất, hãy xem xét sử dụng kích thước lớn hơn để giảm trở kháng.

2. Hai công thức thảo luận ở trên có thể kết luận rằng việc sử dụng PCB mỏng hơn có lợi cho việc giảm hai thông số ký sinh của quá lỗ.

3. Cố gắng không thay đổi số lượng các lớp của dấu vết tín hiệu trên bảng PCB, đó là, cố gắng không sử dụng quá mức không cần thiết.

4. Nguồn điện và pin mặt đất nên được khoan gần đó, và dây dẫn giữa các lỗ và pin nên càng ngắn càng tốt vì chúng sẽ làm tăng độ tự cảm. Đồng thời, nguồn điện và dây dẫn mặt đất nên càng dày càng tốt để giảm trở kháng. Mạng Bách Năng là công ty con của Tập đoàn Tần Tập, là mặt bằng dịch vụ ngành công nghiệp điện tử dẫn đầu trong nước. Nó cung cấp các giải pháp hoàn chỉnh cho chuỗi cung ứng ngành công nghiệp điện tử như linh kiện trực tuyến, mua sắm cảm biến, tùy chỉnh PCB, phân phối BOM, lựa chọn vật liệu và các giải pháp khác, một cửa để đáp ứng nhu cầu tổng thể của khách hàng vừa và nhỏ trong ngành công nghiệp điện tử.

5. Đặt một số lỗ thông qua mặt đất gần lỗ thông qua của lớp tín hiệu để cung cấp vòng lặp gần nhất cho tín hiệu. Một số lượng lớn các lỗ nối đất dự phòng thậm chí có thể được đặt trên bảng PCB. Tất nhiên, thiết kế cần phải linh hoạt. Mô hình overhole được thảo luận trước đó là trường hợp có một pad trên mỗi lớp. Đôi khi, chúng ta có thể cắt giảm hoặc thậm chí loại bỏ lớp lót của một số lớp nhất định. Đặc biệt là khi mật độ quá mức rất cao, nó có thể dẫn đến sự hình thành của một khe nứt tách các vòng trong lớp đồng. Để giải quyết vấn đề này, ngoài việc di chuyển vị trí của lỗ qua, chúng ta cũng có thể xem xét đặt lỗ qua lớp đồng. Kích thước đĩa hàn giảm.