Thiết kế điện tử - Những biện pháp phòng ngừa cho thiết kế PCB tốc độ cao

(1) Determination of high-speed signals

The delay per unit inch on the PCB là 0.167ns. Tuy, nếu có nhiều kinh cầu, nhiều thiết bị ghim, và rất nhiều giới hạn được thiết lập trên cáp truyền hình, chậm trễ sẽ tăng. Thường, Mạch phát sóng của các thiết bị logic siêu tốc cao khoảng 0.2n. Nếu trên bảng có các con Gaas chip, Dây dẫn tối đa là 7.6mm.

Hãy để Tr là thời gian phát tín hiệu và TPD là độ chậm phát tín hiệu. Nếu T569;1375165; 4TPD, tín hiệu rơi vào một vùng an toàn. Nếu 2T55536;137; 165; TR;137; 1654TTPD, tín hiệu rớt xuống vùng vực không ngờ. Nếu T536;137; 164; 2TPD, tín hiệu nằm trong vùng rắc rối. Đối với tín hiệu rơi xuống vùng không chắc chắn và khu vực khó khăn, phải dùng phương pháp dây điện tốc độ cao.

(2) Hiệu ứng đường truyền

Dựa trên mô hình đường truyền đã xác định, tổng kết lại, đường truyền sẽ có tác động sau đây tới to àn bộ thiết kế mạch.

2.1 Tín hiệu phản xạ

Nếu dấu vết không được ngắt chính xác (khớp thiết bị cuối), thì xung tín hiệu từ đầu dẫn sẽ được phản chiếu ở đầu nhận, gây ra tác động bất ngờ và làm hỏng hồ sơ tín hiệu. Khi sự bóp méo rất quan trọng, nó có thể gây ra nhiều lỗi và gây ra lỗi thiết kế thất bại. Đồng thời, khả năng gây ra các tín hiệu bị méo mó với tiếng ồn tăng lên, cũng có thể gây ra lỗi thiết kế. Nếu như tình huống này không được xem là đủ, thì EME sẽ tăng đáng kể, không chỉ ảnh hưởng tới kết quả của thiết kế riêng nó, mà còn gây ra sự thất bại của toàn bộ hệ thống. Nguyên nhân chính của tín hiệu phản chiếu là: dấu vết quá dài. đường truyền không bị chấm dứt bằng cách khớp, khả năng quá lớn hay tự nhiên, và sự phù hợp trở ngại.

Lỗi thời gian và chậm trễ

Tín hiệu chậm trễ và lỗi thời gian được phát hiện như: tín hiệu không nhảy ra trong một thời gian khi tín hiệu thay đổi giữa ngưỡng cao và thấp của mức độ logic. Quá trễ tín hiệu có thể gây lỗi thời gian và rối loạn chức năng của thiết bị. Vấn đề thường xảy ra khi có nhiều người nhận. Hệ thống thiết kế phải xác định thời gian tồi tệ nhất để đảm bảo sự đúng đắn của thiết kế. Lý do cho sự chậm trễ tín hiệu: Tài xế bị quá tải, và dây điện quá dài.

2.3 Qua nhiều lần lỗi ngưỡng cấp logic

Tín hiệu có thể vượt qua ngưỡng mức logic nhiều lần trong quá trình chuyển tiếp, dẫn đến dạng lỗi này. Sai lầm khi vượt qua ngưỡng mức logic nhiều lần là một dạng đặc biệt của độ rung động tín hiệu, tức là, độ rung động của tín hiệu xảy ra gần ngưỡng cấp logic, và nhiều lần vượt ngưỡng mức logic sẽ gây ra rối loạn chức năng logic. Nguyên nhân của tín hiệu phản xạ: dấu vết dài, đường truyền chưa xác định, quá nhiều nhiệt độ hay dẫn đầu, và sự vô trùng gây khó.

2.4 Cướp và bắn hạ.

Vì hai lý do: dấu vết quá dài hoặc tín hiệu thay đổi quá nhanh. Mặc dù phần lớn các đầu nhận thành phần đều được bảo vệ bởi các tông bảo vệ, nhưng đôi khi mức bắn vượt quá cao sẽ vượt xa phạm vi điện ảnh và bộ phận thiệt hại của bộ phận.

(3) Phương pháp tránh hiệu ứng đường truyền

Dựa trên những ảnh hưởng của các vấn đề đường truyền trên, hãy nói về các phương pháp kiểm soát những tác động này từ các khía cạnh sau đây.

Ba.1 Điều khiển độ dài của dây cáp chính

Nếu thiết kế có cạnh chuyển động tốc độ cao, thì vấn đề về hiệu ứng đường truyền với PCB phải được cân nhắc. Hệ thống mạch nhanh có tần số đồng hồ rất cao thường được sử dụng ngày nay có những vấn đề như vậy. Có vài nguyên tắc cơ bản để giải quyết vấn đề này: nếu hệ thống hoạt động của hệ thống CMOS hay của TTP được dùng để thiết kế, thì tần số hoạt động sẽ thấp hơn 10M2, và độ dài dây không thể lớn hơn 5cm. Dây dẫn không thể lớn hơn một 5cm ở 50MHz. Nếu tần số hoạt động đạt tới hay vượt quá 75M2z, thì đường dây phải dài một inch. Dây dẫn tối đa cho các chip Gaas phải ở 0.3 inch. Nếu tiêu chuẩn này vượt qua, sẽ có vấn đề về đường truyền.

Cấu trúc địa lý của đường dây

Cách khác để giải quyết hiệu ứng đường truyền là chọn đúng đường dẫn và địa hình thiết bị cuối.. Các cấu trúc địa hình của dây điện đề cập đến chuỗi dây nối và cấu trúc dây của một sợi cáp.. Dùng thiết bị logic siêu tốc, trừ khi độ dài của nhánh vết được giữ ngắn., Tín hiệu có cạnh thay đổi nhanh sẽ bị làm méo bởi dấu vết nhánh trên dấu vết vòi tín hiệu. Trong hoàn cảnh bình thường, Hành trình PCB uses two basic topologies, nhắc đến chuỗi Daisy Định tuyến và phân phối Star.

Với dây chuyền Daisy, dây dẫn bắt đầu từ đầu lái và tới mỗi kết thúc tiếp theo. Nếu dùng độ kháng cự hàng loạt để thay đổi các đặc trưng của tín hiệu, vị trí của độ kháng cự hàng loạt phải ở gần đầu ổ. Về việc điều khiển sự can thiệp hỗn loạn cấp cao của hệ thống dây chuyền, hệ thống dây chuyền Daisy có hiệu quả tốt nhất. Tuy nhiên, hệ thống dẫn điện này có tỉ lệ phân phối thấp nhất, và phân phối không dễ dàng thiệt thiệt hại trăm. Trong thiết kế thực tế, chúng tôi làm dài chi nhánh trong dây chuyền hoa cúc ngắn nhất có thể. Giá trị độ dài an toàn phải là: Stubbs Delay =..RT "'0.1.

Các cấu trúc địa hình sao có thể tránh được vấn đề không tích cực của tín hiệu đồng hồ, nhưng rất khó để nối dây với bảng PCB với mật độ cao. Dùng bộ định tuyến tự động là cách tốt nhất để hoàn thành dây dẫn sao. Nó cần thiết cho mỗi nhánh. Sự kháng cự của đối tượng cuối phải khớp với Trở ngại đặc trưng của sự kết nối. Tính hướng này có thể được tính bằng tay hoặc bằng các công cụ theo Văn bản để tính giá trị cản trở đặc trưng và giá trị độ cản cuối khớp.

Bộ phận cản khớp các chuỗi sẽ không sản xuất năng lượng phụ, mà sẽ làm chậm tín hiệu truyền lại. Phương pháp này được dùng cho mạch mạch mạch mạch mạch xe buýt nơi sự chậm trễ thời gian có ít tác động. Lợi thế của thiết bị kết hợp sức mạnh hàng loạt là nó có thể giảm số thiết bị trên tàu và mật độ dây dẫn.

Cách cuối cùng là tách các thiết bị cuối khớp. Bằng cách này, thành phần khớp cần được đặt gần đích nhận. Lợi thế là nó sẽ không gỡ được tín hiệu, và nhiễu có thể tránh được rất tốt. Thường dùng cho tín hiệu nhập TTP (ACT, HCT, FAST).

Thêm vào đó, cũng phải xem xét kiểu gói và kiểu lắp ráp của thiết bị cuối khớp với đối số. Thông thường, các kích cỡ trên bề mặt SMD có mức độ dẫn đầu thấp hơn các thành phần lỗ qua, thế nên những thành phần cứng SMD sẽ trở thành lựa chọn đầu tiên. Nếu bạn chọn các cự giá đơn giản, có hai khả năng lắp đặt: dọc và ngang.

Trong chế độ lắp đặt dọc, một cái kim đỡ của đối tượng là rất ngắn., which can reduce the thermal resistance between the resistor and the circuit bảng, để độ nóng của cự đà có thể dễ dàng bị phân tán ra không khí. Nhưng một thiết bị đứng dài hơn sẽ tăng cường tính tự nhiên của đối tượng.. Bộ phận ngang có phần tử thấp do lắp đặt thấp. Tuy, Khả năng quá nóng sẽ bị ảnh hưởng.. Trong trường hợp xấu nhất, kháng cự sẽ trở thành mạch mở., Nguyên nhân Dấu PCB termination matching failure and becoming a potential failure factor.

Cách ngăn chặn nhiễu điện từ

A good solution to the signal integrity problem will improve the electromagnetic compatibility (EMC) of the Bảng PCB. Một trong những điều rất quan trọng là đảm bảo rằng... PCB bảng has a good grounding. Rất hiệu quả để sử dụng một lớp phát tín hiệu với một lớp nền cho các thiết kế phức tạp.. Thêm nữa., giảm thiểu mật độ tín hiệu của lớp nằm xa xôi trên bảng mạch cũng là một cách tốt để giảm bức xạ điện từ.. Phương pháp này có thể được thực hiện bằng cách sử dụng công nghệ "xây dựng" PCB. Lớp bề mặt được tạo ra bằng cách kết hợp một lớp lớp mỏng cách ly và các vi lỗ nhỏ được dùng để thâm nhập vào lớp đất này bằng một tiến trình thông thường. PCB. Độ kháng cự và khả năng có thể được chôn dưới lớp bề mặt, và mật độ theo đường tích cho mỗi khu vực sẽ gần như tăng gấp đôi.. Giảm kích cỡ của PCB. Giảm giá PCB vùng có tác động lớn lên địa hình của vết tích., có nghĩa là dòng thời gian sẽ bị giảm, Độ dài của đường nhánh bị giảm, và bức xạ điện từ có độ tỷ lệ gần với vùng của vòng thời gian hiện tại; cùng lúc, có thể dùng các thiết bị bọc chì với kích thước nhỏ, làm giảm độ dài của sợi dây, giảm dòng điện hiện thời và cải thiện tính năng tương thích điện từ..

Tóm tắt, phía trên là thiết kế của Bảng mạch tốc độ cao.