PCB新聞 - PCB電路板設計必須認識的八個誤區

PCB電路板設計必須認識的八個誤區

我們經常發現，一些我們認為理所當然的規則或原則往往有一些錯誤. 電子工程師在電路設計中也會有這樣的例子. 以下是作者總結的八個誤解 PCB電路板設計 工程師.

誤解1：這個FPGA中還有很多門, so you can play to your heart’s content

Comment: The power consumption of FGPA is proportional to the number of flip-flops used and the number of flips, 囙此，同一類型FPGA在不同電路和不同時間的功耗可能相差100倍. 减少高速觸發器的數量是降低FPGA功耗的根本途徑.

誤解2： PCB電路板 design 本檔案要求 PCB板 不高, so use a thinner wire and automatic layout

Comment: Automatic wiring will inevitably take up a larger PCB area, 同時產生的過孔數量是手動佈線的數倍. 在大批量產品中, 影響 電路板製造商 除業務因素外，還要考慮線寬和過孔數量, 這分別影響PCB的產量和鑽頭的消耗, 節省供應商成本, 並找到降價的原因.

誤解3：如何處理這些未使用的I/O CPU和FPGA埠? 先讓它是空的, I'll talk about it later

Comment: If the unused I/O埠保持浮動, 它可能會成為一個輸入信號，在外界干擾下反復振盪, MOS器件的功耗基本上取決於門電路的翻轉次數. 如果它被拉起, 每個引脚也將有微安電流, so the best way is to set it as output (of course, no other signals with driving can be connected to the outside)

Misunderstanding 4: These bus signals are all pulled by resistors, so I feel relieved

Comment: There are many reasons why signals need to be pulled up and down, 但不是所有的都需要拉. 上拉和下拉電阻器拉一個簡單的輸入信號, 電流小於幾十微安, 但當拉動驅動訊號時, 電流將達到毫安培級. 當前系統通常每個都有32比特地址數據, 如果244/245隔離匯流排和其他訊號上拉, 這些電阻器將消耗幾瓦的功耗.

誤解5：這些小晶片的功耗非常低, so don’t worry about it

Comment: It is difficult to determine the power consumption of the internal chip 那就是 not too complicated. 主要由引脚上的電流决定. ABT16244空載時功耗小於1 mA, 但它的指示器是每個引脚. It can drive a load of 60 mA (such as matching a resistance of tens of ohms), that is, the maximum power consumption of a full load can reach 60*16=960mA. 當然, 只有電源電流這麼大, 熱量落在負載上.

誤解6：記憶體有這麼多控制訊號, 我的 PCB板 只需要使用OE和WE訊號, 晶片選擇應接地, so that the data comes out much faster during the read operation

Comment: The power consumption of most memories when the chip selection is valid (regardless of OE and WE) will be more than 100 times larger than when the chip selection is invalid. 因此, 應盡可能使用CS控制晶片, 只要滿足其他要求. 可以縮短晶片選擇脈衝的寬度.

誤解7：降低功耗的關鍵在於硬體人員, and it has nothing to do with software

Comment: The hardware is just a stage, 但軟件是執行者. 匯流排上幾乎每個晶片的訪問和每個訊號的翻轉幾乎都由軟件控制. If the software can reduce the number of accesses to the external memory (using more register variables, 更多地使用內部緩存, 等.), timely response to interrupts (interrupts are often low-level active with pull-up resistors) and other specific measures for specific boards will all contribute greatly to reducing power consumption.

誤解8：為什麼這些訊號過大? 只要比賽順利, it can be eliminated

Comment: Except for a few specific signals (such as 100BASE-T, CML), 有過沖. 只要不是很大, 它不一定需要匹配. 即使匹配, 沒有必要匹配最好的. 例如, TTL的輸出阻抗小於50歐姆, 甚至有20歐姆. 如果使用如此大的匹配電阻, 電流將非常大, 功耗不可接受, 訊號幅度太小，無法使用. 此外, 輸出高電平和輸出低電平時，通用訊號的輸出阻抗不同, 沒有辦法實現完全匹配. 因此, TTL的匹配, LVDS, 422和其他訊號可以接受，只要達到過沖.