Hassas PCB İmalatı, Yüksek Frekanslı PCB, Yüksek Hızlı PCB, Standart PCB, Çok Katmanlı PCB ve PCB Montajı.
En güvenilir PCB ve PCBA özel hizmet fabrikası.
Sinyal bütünlüğü (SI) sorunu dijital donanım tasarımcıları için endişe arttırmak için büyütüyor. Kablosuz tabak istasyonları, kablo ağ kontrolörleri, kablo ağ altyapısı ve askeri aviyonik sistemleri veri hızı bandwidth arttırdı, devre tahtası tasarımı daha karmaşık oldu.
Şu anda, çip arasındaki yüksek hızlı seri bağlantılar bütün geçiş performansını geliştirmek için geniş olarak kullanıldı. İşlemci, FPGA ve dijital sinyal işlemcisi birbirine büyük sayılar veri gönderebilir. Ayrıca, veriler devre tahtasından gönderilmiş ve arka uçaktan geçiş kartına gönderilmiş olabilir, ve değiştirme kartı verileri "sistemdeki ya da diğer yerlere gönderebilir". RapidIO'yu destekleyen değişiklik bu farklı komponentler arasındaki bağlantıyı anlayabilir ve bu uygulamaların gerçek zamanlı bandwidth şartlarını uygulamak için geniş olarak kullanılır.
Bu makale genellikle yüksek hızlı arayüz tasarımı ile ilgili sinyal integritet sorunlarını tartışıyor (RapidIO değiştirmenin ana fonksiyonu bu hızlı arayüz tasarımlarını destekliyor) ve diğer bağlantı sorunlarını destekliyor. RapidIO değiştirme fonksiyonunun optimizasyonu yüksek hızlı tasarımlarda sinyal integritesini sağlamak.
Yüksek hızlı arayüz tasarımı sorunları
Sistemin tüm tarafından sinyal kalitesi çok önemlidir. Seri RapidIO için sinyal kalitesi alınan göz diagram ının büyüklüğüne göre ölçülüyor. Göz diagram ı sonsuza kadar sürekli bir yoldur. Dalga formu önceki yolculuğuyla tekrarlanacak. Göz diagram ının açılması daha büyük, sinyal kalitesi daha iyi.
Sinyal kalitesi birçok şekilde etkileniyor olabilir: sinyal kanalında ses veya diğer karmaşık sinyaller, kötü sinyal kanallarının fırlatması, yönetimi veya radyasyon dış kaynaklardan ve sistem kendisi tarafından oluşturulan ses. Yukarıdaki bütün faktörlerin birleşmesi göz diagram ını alacak. Tahta seviyesi sorunlarına da sinyal bütünlüğü de bağlantının kaynağı (iletişim sonu) ve destek (sonu alır) tarafından etkileyebilir. Bu yüzden kaynak ve destek IC özellikleri tüm sistem seviyesi sinyal integritesinde düşünmeli.
Tahta seviyesi tasarımı için düşünceler
Devre kurulu tasarımı ile ilgili, düşünülecek ortak faktörler de dahil:
1. Devre tahtasının enerji girişi, yerel yöneticinin çıkış ve dağıtımı
2. Saat üretimi ve dağıtım
3. Çevirme
4. PCB temel materyaller
5. Chip-to-chip bağlantısı
6. Devre tahtaları ve arka uçak bağlantısı arasında bağlantı
7. Dönüş tahtası sıkıştırma ve impedance kontrolü
8. İçindeki bağlantılar, kablolar ve bağlantılar
Operasyon frekansı 300MHz'den yüksek olduğunda, düşük frekans devre masası tasarımlarına uygulanan en iyi praktiklerin çoğu değiştirilmesi gerekiyor. Dalga uzunluğu devre tahtasının boyutuna karşılaştığında ortaya çıkan faktörler düşünmeli. Bu sadece temel frekansların dalgalarının uzunluğuna uyuyor, ama tamamen dalga formunu oluşturan Fourier (frekans alanı) komponentlerine de uyuyor.
FR4 materyali hala devre tahtaları için temel bir materyal olarak kullanılabilir, ama daha yüksek frekanslarda sadece materyalin dielektrik konstantlerini düşünmeli değil, aynı zamanda kaybetme faktörü olarak kullanılabilir. Viyatların tasarımı da çok önemli oldu, çünkü kullanmadığı tüp uzunluğunun (a şağı frekanslarda değersiz etkisi olan) daha kalın devre tahtasının ve arka uçağının impedansı ile uymuyor. Bir dizayn sonrası simülasyonu tamamlamak en iyisi ideal sinyal bütünlüğünden daha az ve karışık konuşma bölgelerini göstermek için dikkati çekmek.
Çirket tahtasında sinyal integritesinin özel sorunları yüksek hızlı işlemci otobüsü ve yüksek hızlı hafıza arayüzü, saat üretimi ve saat sesi ve genellikle çeşitli devre tahtası sesi kaynakları tarafından oluşturuyor, genellikle: tek sonlu paralel otobüs, güç dağıtımı, impedance Eşleşmesi, yeryüzü sıçraması, karıştırıcı ve saat üreti
Seri RapidIO Almaştırıcı
Seri RapidIO bağlantısı yukarıdaki konuştuğu sinyal integritet sorunlarıyla çözmek için kullanılabilir. RapidIO, çip, devre tahtaları ve şasis arasındaki bağlantı için yetişkin ve a çık bir standartdır. Bu, kablosuz altyapı, ağ, depo, bilimsel, askeri ve endüstri pazarlarında ekipmanın ihtiyaçlarını yerine getirmek için yatırılmış bilgisayar alanında önderli üreticiler tarafından tasarlanmıştır. Güvenilir, maliyetli etkisizlik, performans ve değerlendirme ihtiyaçları.
RapidIO, şu anki ve gelecekte içerikli uygulamaların ihtiyaçlarını yerine getirmek için tasarlanmış bir bağlantı protokolü değiştirme noktası noktası noktası noktası veri paketi. RapidIO fiziksel katı 1x/4x seri bağlantı belirlenmesi elektronik seri bağlantıları kullanan aygıtların fiziksel katı medya ihtiyaçlarına uyabilir. Bu belirlenme, tek yönde farklı sinyal kullanan aygıtlar arasında tam iki seri fiziksel katma arayüzünü (bağlantı) belirliyor. Ayrıca, yüksek bağlantı performansı gereken uygulamalar için de dört seri bağlantıları birleştirmesine izin verir. Ayrıca bağlantı yönetimi ve veri paketi iletişimi için protokolü belirliyor.
RapidIO sisteminin inşaatı sonu noktalarından ve sonu noktalarını bağlayan değiştirme yapısından oluşur. Poçta sisteminin başlangıç noktası olarak ve paketi kesip yerleştiren posta ofisi olarak değiştirme noktasını hayal edin. RapidIO arayüz bağlantı mimarı belirlenmesine göre, mantıksal bir katı, ortak bir nakliye katı ve fiziksel bir katı dahil olmak üzere katlı bir mimara bölünmüştür. RapidIO protokolünün fiziksel katı çip serializer-deserializer (SerDes) tarafından işleniyor. SerDes'in özellikleri devre tahtalarını tasarımlarken donanım tasarımcıları tarafından karşılaştığı sinyal integritet sorunlarına belirli etkisi var. Değiştirme tasarımın diğer birçok tarafı da sinyal bütünlüğünü etkileyecek.
RapidIO değiştirmenin özellikleri devre tablosu tasarımını kolaylaştırır ve yüksek sinyal integritesini sağlar.
Saat üretimi
Başlangıç hakkında, sRIO değiştirmesi sonsuz bir sessiz saat sinyali olmalı. Daha düşük çarpma sinyali basitçe düşük faz sesinin özellikleri var. Eğer girdi saat sinyali daha yüksek frekans çıkış sinyalini elde etmek için arttırılırsa, çip devresi en küçük faz sesini üretmek için optimize edilmeli. Tundra'nın Tsi57x seri RapidIO, 125MHz ve 155MHz saatlerini kullanarak tükettiği düşük sesli amplifikasyon PLL ile çıkış sinyalleri oluşturur. Çoğu ürünler üstündeki fonksiyonları ulaştırmak için bağımsız devreleri kullanır, böylece Tundra değiştirme çipleri gibi düşük döküşü ulaşamıyorlar. Çıkış sinyalinin açılığı Tundra değiştirme çiplerini kullandığında, devre tahtası tasarımının üstünde tartıştığı diğer masa seviyesi sinyal integritet sorunlarına katılması için zorlaştırması kadar iyi değildir.
Programlanabilen iletişim öncesi önemi ve alıcı eşittirmesi
Yüksek hızlı devre tahtalarının tasarımında, sinyal çipten devre tahtasından ya da arka uçaktan gönderildiğinden dolayı sinyal yenilemesi düşünmeli. Kısa sürede, gerçek sinyal sonun noktasına ulaştığında gücü azaltır ve faz değişikliği olabilir. Genelde tüm medya içinde, daha yüksek frekans harmonikleri daha düşük frekans harmonik düzenlenmesinin bölgesi vardır. Tüm sinyali arttırmak yeterli değil, çünkü sesi genişletir ve faz değişiklik sorunu çözmez. Seri RapidIO, bu sorunu kaçırmak ve orijinal sinyalin bütünlüğünü korumak için teknolojiyi kullanır ve sona noktaları (GbE ve 10GbE gibi diğer yüksek hızlı tasarımlar gibi) değiştirir.
Göz diagramlarını inceleyebilirsiniz. Göz açılışına ulaşmak amacı. Eğer bu teknikler kullanılmazsa göz diagram ı "kapatmaya başlayacak".
Transmisyon öncesi emphasis teknolojisi sinyal yenileme ve sonu noktaları arasındaki değiştirme sorunlarını çözmek için transmis sinyaline yüksek frekans ekleyebilir. Bu yüzden, bütün frekansları arttırmak yerine (bu metodu da değiştirme çipinin genel güç tüketimini arttıracak), yayılma öncesi emprisi, yayılma fonksiyonu aracılığıyla çıkış dalga formunu etkili olarak geliştirebilir, çıkış dalga formunun yüksek frekanslarını arttırabilir ve onu kontrol etmek için sanal komponentleri kullanabilir. İletişim ortamına neden olan faz değişikliğini çözmek için faz değişikliğini yapın. Bu yöntem sinyal bütünlüğünü korumak ve göz diagramlarını korumak için oldukça etkili.
Geçim öncesi emprisi genelde sistem seviyesi sinyal integritesini optimize etmek için birçok yüksek hızlı IC'de uygulanır olsa da "gönderme sonu" üzerindeki transmis ön emprisi "alıcı sonu" ile birlikte alıcı eşittirmesi gerekiyor. Alıcı eşittirmesi devre tahtası ve arka uçağı tarafından sebep olan yüksek frekans yayım kaybı ve faz değişikliğini kompense etmek için geliştirme transmisi fonksiyonunu kullanır. Sinyal galaksi IC'ye ulaşmadan önce bu yayılma kayıpları oluşturduğundan beri (bu madde seri RapidIO değiştirmesi), genellikle değiştirmek sinyal sonraki yayılma bölümüne (başka bir değiştirme bölümüne) ya da bu kayıpları kompense etmek için sistemdeki sonucu noktaya göndermeden önce ölçüler almalı. Alıcı eşittirmesinin etkisi, tüm sinyal-sesle bağlantısını geliştirebilecek yayın öncesinden benziyor. Not: Söndürme çipine bağlı her bağ farklı özellikleri olabilir.
Aynı şekilde, alıcı eşittirme ihtiyaçları her bağlantısının farklı olacak ve kullanılmadan önce programlanması gerekecek. Tüm Tundra RapidIO Tsi57x değiştirmelerin bu özelliğini ve sinyal integritesi açısında bu özellik sistem seviyesi tasarımı çok basitleştirir.
Synchronous and asynchronous exchange design
Seri RapidIO standarti üç farklı bağlantı oranını destekliyor: 1.25G baud, 2.5G baud ve 3.125G baud. Değişiklikler iki kategoriye bölünebilir: sinkron ve asynchronous.
Eşzamanlı değiştirme, tüm limanların aynı hızla çalışması gereken değiştirme anlamına gelir.
Asynchronous değiştirme, her liman, trafik talebi tarafından özel bir bağlantı talebi tarafından çalışabilecek frekans sırasında çalışabilecek değiştirmeyi anlatır.
Çoğu uygulamalarda en iyi çözüm asynchronous değiştirmedir. Bu, sadece dünya sistem güç tüketimleri ile iletişim talebini yerine getirmek için faydalı değil, aynı zamanda sinyal tamamıyla karıştırma konusunda daha az etkisi vardır.
Paketleme ve bağlantı
Sinyal bütünlük sorunları paketleme ve temel materyal tasarımı tarafından büyük ölçüde etkileyebilir. Örneğin, yüksek performanslı dönüş çip ve kablo bağlantı paketlemesi güç transmisini geliştirebilir ve geri dönüş kaybını azaltır. RapidIO değiştirmek için 100 ohm farklı impedans ve düşük değişiklikleri korumak için impedans eşleşmesini geliştirmek önemlidir. Çip paketlemesi yukarıdaki durumun geliştirmesine yardım edebilir.
Etkileyici sferik haritaları
Silikon çip teminatçıları, çipten sinyal iletişimi kolaylaştırmak için sferik haritaları seçebilir ama rolü buna sınırlı değil. Ideal bir durumda, küfer haritasını tasarımlarken tüm sistem seviyesi uygulaması düşünülecek. Örneğin, küfer haritasını tasarladığında periferik IC'yi değiştirme çipine bağlamayı hatırlayın. Tasarım, son tasarımın sinyal bütünlüğünü geliştirebilecek katlar ve gerekli alan sayısını azaltmak için iyileştirilmeli. Açık yoğun bir sferik haritası ile ekipman edilen IC, devre tahtasında sinyali IC'den göndermesi için çok katı gerekiyor. Yüksek maliyetli sistem seviyesi tasarımına yol a çar. Başka bir sorun ise sinkron ve asynchronous RapidIO değişimleri arasındaki farklılık tartışmasında bahsetmiştir. Sinyal kanalları ve etkileşimli sferik haritaları arasındaki karışık konuşma ile yakın bir sorun enerji ve toprak pinleri arasındaki uzay. Eğer çok seri RapidIO limanları küçük bir pakete girerse, bu kesiş konuşma nedeniyle sinyal bağlılığı sorunlarına neden olabilir. Bu sinyal değiştirmeden sonraki noktaya gönderdiğinde "kapalı gözler" olabilir.
Konvensyon yeteneklerini tasarla
Şimdi, planın düzeyi tasarım meselesi olan sinyal integritesinin başka bir parçasını inceleyelim. Tasarımcılar sesin etkilerini kontrol etmek için çok dizayn rehberlerini alabilir. Genelde, iyi tasarım praktikleri devre tasarımcıları, tahta seviyesi iletişimlerinden oluşturduğu sinyal sesini kontrol edebilir, dış sesi kaynaklarını sınırlamak ve cihazın kendi sesini çözmesi dahil.
İlk olarak, tüm tasarımlar doğru izler genişliğini, boşluğunu ve topolojiyi kullanmalıdır. Her izlerin imkansızlığı transmisyon aygıtına uygun olmasını sağlamak için. Sonuç uygulaması ön ve izleyen kenarların kalitesini etkileyebilir, gecikme zamanı ayarlamak, karışık konuşma ve EMI.
Sinkronizasyon sinyal grupların arasında yeterli kanal alanı olmasını sağlamak gerekiyor, kanal uzunluğu sınırlı olmalı ve farklı çift sinyallerin arasındaki değişiklik alanı küçülmeli olmalı. Döndüğünde, parazitik etkileri sınırlamak için düzenleme katı değişikliklerinin sayısını azaltmalı. İhtiyacı olmayan inceleme ve yol kapasitesinin maliyeti çok yüksektir ve küçük olmalı. BGA patlamaları hariç, her kanal genelde iki viaya kadar sağlar.
Sinyal integritesinin tamamen doğrulaması önemlidir. Tahmin edilen parazitler kullanarak, tasarım performansını anlamak için gerekli verileri sağlayabilir, fakat tam tasarım sonrası parazitler potansiyel sinyal integritet sorunlarını keşfetmek için gerekli detayları sağlayabilir. Bu metodu kullanarak, simülasyon ve kaydedilen sonuçlar için devre a ğ listesi oluşturulabilir.
Eğer kanal ve sinyal kanalı mümkün olduğunca kısayılırsa, bir yeryüzü katı tarafından korunan veya fiziksel olarak birbirinden ayrılırsa ve impedans uyuşturucusundan kaçınmak veya resonans sebep eden herhangi bir ayarlama dikkatini çekerse, iyi sinyal integritesi elde edilebilir.
Yüksek sinyal integritesini elde etmek için seri RapidIO değiştirme çipi seçin
Tasarımcılar seri RapidIO değiştirmeyi nasıl seçiyor? Tıpkı iyi tasarım praksileri devre kurulu tasarımcıları devre masasındaki iletişimler tarafından üretilen sinyal sesini kontrol etmeye yardım edebilir, donanım tasarımcıları saat üretiminin özelliklerini aktif olarak düşünmeli, yayınlama öncesi emprisi ve alıcı eşittiğini, optimize paketleme teknolojisini, etkili sferik haritalarını düşünmeli, asynchronously tasarlanmış seri RapidIO değiştirmesi sistem seviyesi tasarımın yüksek sinyal integritesini sağlayabilir. Görünüşe göre, seri arayüzü seçtiğinde tasarımcı tarafından seçilen çip sadece uygun fonksiyonlar olmalı, ancak hızlı sinyallerin sorunu çözmek için tasarlanmış bir değişiklik çip olmalı.
Şu anda Tundra Semiconductor Corporation, yukarıdaki özelliklerle üç nesil seri RapidIO değiştirme ürünlerini sağlayabilir. Tsi 57x ürün çizgisinde Tsi574, Tsi576 ve Tsi578 vardır. Portların sayısı 4'den 16 portlardan farklı ve işletim hızı 1,25G'den 3,125G'ye kadar uzanıyor. Her liman seçilecek x1 ve x4 kanallarını destekliyor ve her limanın güç tüketmesi 120'den 200mW'e kadar. Tsi57x ürün çizgisinde bu madde tanımlanmış bütün sinyal bütünlük özellikleri vardır, gönderme öncesi emprisi ve alıcı eşittirmesi dahil. Önceki Ti56x ürün hatıyla karşılaştığında, bu ürün, çoklucast fonksiyonu ve matris performans izlemesi dahil de bazı yeni fonksiyonları ekledi. Ayrıca, kablosuz temel istasyonları, kablosuz ağ kontrolleyicileri, kablosuz ağ altyapısı ve askeri aviyonik sistemlerinin yüksek performans ihtiyaçlarını yerine getirmek için birçok gelişmiş iletişim yönetimi fonksiyonları iyileştirildi.
Bu makalenin toplantısı
Yukarıdaki analiz aracılığıyla, eğer temel tasarım kurallarına tanıdığınız zaman, sistemde yüksek frekans bağlantıları (seri RapidIO gibi) kullanıldığında, gürültü, geçici etkiler, karışık konuşma veya çöplük ile ilgili tüm geleneksel sinyal integriteyle ilgili her geleneksel sorunları bulabilirsiniz.
