PCB Blogu - FPGA tabanlı PCB tahta testi makinesinin donanım devresi tasarımı

Sınama hızını geliştirmek için PCB tahtası test makinesi, devre tahtasını basitleştirin, Sistemin yeniden yapılandırılabiliğini ve teste algoritmi transplantasyonunu, bir donanım kontrol sistemi tasarımı PCB tahtası FPGA tabanlı test makinesi öneriliyor.. Tasarımda, the field programmable gate array (FPGA) EP1K50 of Altera Corporation is selected, EDA tasarım araçlarını kullanarak kontrol sisteminin donanım tasarımı ve hatalaması tamamlandı., Modelsim, Quartus II, Verilog donanım tasvir dili, ve konneksel devreler tarafından fark etmek zor olan sorun çözülmesi. . Bütün bunların temel test prensipi PCB tahtası Işık test makinesi Ohm'ın yasasıdır.. Teste metodu teste edilecek noktalar arasında belli bir test voltasyonu eklemek., teste edilecek iki noktayı seçmek için dekodin devrelerini kullanın PCB tahtası, ve iki nokta arasında uyumlu dirençlik değerini. voltaj sinyali, voltaj karşılaştırma devrelerinden, iki nokta arasındaki dirençliği veya sürekli. Bütün devre tahtasını test etmek için yukarıdaki adımları birkaç kez tekrar edin.. Büyük bir sürü teste noktaları yüzünden, genel test makinesi 2048 noktadan fazla, test kontrol devreleri daha karmaşık. Test noktasının arama yöntemi ve değiştirme yöntemi test makinesinin test hızını doğrudan etkiler.. Bu kağıt FPGA tabanlı donanım kontrol sisteminin tasarımını çalışıyor..

Hardware kontrol sistemi

Test süreci, makine bilgisayarının kontrolünün altında farklı test değişikliklerini açmak için test devresini kontrol etmek. Test makine sistemi, üst bilgisayar PC104, test kontrol logiği (FPGA tarafından uygulanan) ve yüksek voltaj test devrelerinden oluşur. Aralarında üst bilgisayar genellikle insan bilgisayar etkileşimi, test algoritmi, test veri işleme ve kontrol çıkışının fonksiyonlarını tamamlar. FPGA, PCB tahtasının test sürecini tamamlamak için yüksek voltaj test devresini kontrol ediyor. Bu sistem PC104'i PC104 otobüsünden üst bilgisayar ve FPGA'nin kontrolü olarak kullanır.

FPGA ile PC104 arasındaki arayüz devri

PC104 otobüs, içerikli kontrol için özellikle belirlenmiş bir endüstri kontrol otobüsü ve sinyal tanımlaması ISA otobüsü ile aynı. PC104 otobüsünün 4 türü otobüs döngüsü var, yani 8-bit otobüs döngüsü, 16-bit otobüs döngüsü, DMA otobüs döngüsü ve otobüs döngüsü yenilemesi. 16-bit I/O otobüs döngüsü 3 saat döngüsü ve 8-bit I/O otobüs döngüsü 6 saat döngüsü. İletişim hızını geliştirmek için, ISA otobüsü 16 bit iletişim modunu kabul ediyor, yani 16 bit I/O modunu. PC104 kaynaklarını tamamen kullanmak için, FPGA PC104 sistem otobüsünün genişlenmesinden sonra internette ayarlanır. Normal operasyon sırasında, PC104 otobüsünün aracılığıyla FPGA ile iletişim kurar.

FPGA ve Seri A/D ve D/A Aygıtları arasındaki arayüz

Testerin sistem tasarım taleplerine göre test voltajı ve iki kanal referans voltajı üzerinde kendi kontrol etmek gerekir, yani en azından üç A/D dönüştürme kanalları var. İki karşılaştırma devrelerin referens voltasyonu D/A tarafından çıkarıldı, bu yüzden sistemin D/A kanalı iki kanalı gerekiyor. A/D ve D/A'nin kontrol sinyal hatlarının sayısını azaltmak için seri A/D ve D/A aygıtları seçildi. TLV5618, TLV5618, TI'den buferli referans girdi (yüksek impedance) ile ikili 12 bit voltaj çıkış DAC'dir. Bu, CMOS ile uyumlu 3 kablo seri otobüs ile dijital olarak kontrol edilmiş. Aygıt 16 bitlik komut kelimesini kabul edip iki D/A analog çıkış oluşturur. TLV5618'de sadece bir I/O döngüsü var. D ışarı saat SCL K tarafından belirlenmiş, 16 saat döngüsü sürüyor. Komut kelimesini çip kayıtlarına yazıyor ve tamamlandıktan sonra D/A dönüşü yapıyor. TLV5618 okuyulmuş komut kelimesi CS düşen kenarından geçerli ve sonraki SCLK'nin düşen kenarından verileri okumaya başlar. 16 bitlik veri okuduğundan sonra, sonraki düşen CS kenarı oluşana kadar dönüştürme dönüştürme bisikleti girer. TLC2543, seri kontrol ile ve TI'den 11 giriş ile 12 bit değiştirilmiş bir kapasitör başarılı yaklaştırıcı A/D dönüştürücüdür. On-chip dönüştürücü yüksek hızlı, yüksek precizit ve düşük ses özellikleri. TLC2543'nin çalışma süreci iki çembere bölüştür: I/O dönüşü ve dönüşüm dönüşü dönüşü. I/O döngüsü, 8, 12 veya 16 saat döngüsü süren dış saat SCLK tarafından belirlenir ve aynı zamanda iki operasyon gerçekleştirir: SCLK'nin yükselen kenarında MSB rejiminde 8 bit veri girin; SCLK 8, 12, 16 bitlik dönüştürme sonuçlarında MSB modunda çıkış. EOC sinyali yüksekleşene kadar SCLK'in düşen kısmından başlar, dönüşün tamamlandığını gösterir. TLV5618'nin I/O döngüsüne uygun olmak için MSB yöntemi kabul ediler ve CS'nin 16 saat transmisinin zamanı kullanılır.

İki aygıt SPI arayüzleri olduğundan beri aynı SPI otobüsüne bağlanılabilir ve farklı cip kullanımıyla farklı aygıtlar üzerinde çalışabilir. Çünkü SPI arayüz protokolü karmaşık ve 3. Şekilden görülebilir gibi, bu iki cihazın zamanlaması tüm SPI arayüz zamanlamasını kullanmıyor. Yukarıdaki mantıkla ilgili zamanlama ve FPGA kaynaklarını kontrol etmek için standart SPI arayüzü IP kaynaklarını azaltmak için tasarım, sinkron durum makinesinin (FSM) tasarımın tasarım metodunu gerçekleştirmek için Verilog donanım tasarım dilini kabul edir ve zaman sıralamasını kontrol etmek için ADC ve DAC yazıyor. Programın aslında yuvallı bir devlet makinesi ve devlet makinesi ve köle devlet makinesi, kontrol çizgisinin başladığı otobüs aracılığıyla farklı giriş sinyal şartları altında farklı fonksiyonlarla sınırlı devlet makineleri oluşturuyor. FIG 3'den bildirilebilir. D/A operasyonun 4 eyaleti olduğunu ve A/D operasyonun 7 eyaleti olduğunu. İki durumda birkaç durum aynı, bu yüzden seri A/D ve D/A operasyonunu tamamlamak için sınırlı bir devlet makinesi kullanılabilir. Programı gerçekten yuvallı bir durum makinesidir. Ana devlet makinesi ve köle devlet makinesi, kontrol otobüsü tarafından başlattığı farklı girdi sinyalleri altında farklı fonksiyonlarla karmaşık bir devlet makinesi oluşturuyor. Sürücü saat (SCLK) ve veri otobüsü (SI, SO) A/D ve D/A operasyonları tarafından paylaşır. Operasyonun yazma döngüsünün 16 saat döngüsü ve okuma döngüsünün 12 saat döngüsü olduğundan beri, modul üç yuvarlanmış sınırlı durum makinelerinde yapılır. Sistem tasarımında, AD ve DA operasyonları tek bir modüle kapsüllenir ve üst katı kontrol modulu bu modulun uyumlu işlemini başlatmak için komut kelimesini ve kontrol sinyalini çıkarır. Operasyon tamamlandıktan sonra (boş durumda girer), bu modul üst katmanın moduluna uyumlu durum sinyalini gönderir.

FPGA programlama çerçevesi

FPGA çip program ı tüm test sisteminin doğru işlemlerinin anahtarı. Yüksek aşağıdaki FPGA tasarım prensipine göre, sistem 5 bağımsız modüle bölüler, yani iletişim modüli (ISA), test modüli (TEST), AD/DA modüli, dekoding modüli (DECODER) ve RAM kontrol modüli (RAMCTL). ISA modüli: sistem iletişim ve kontrol modüli, sunucu bilgisayarı ile iletişim tamamlar, komut kelime yorumlaması, kontrol sinyal üretimi, etc. Sistem, sunucu bilgisayarı tarafından yayınlanmış diğer parametreler uygulaması için ADDA modülünü başlatır. test komutuna göre test sürecini tamamlamak için test modulu başlatır. Veri çoklu sinkron eyalet makinelerin arasında eşzamanlı çalışıyor ve veri iletişimlerini ve veri eşzamanlığını çoklu süreç arasında kontrol etmek daha zor. RAM kontrol modüli: test başlamadan önce, makine bilgisayarı test noktasının bilgilerini otobüs üzerinden ISA modüline gönderir ve ISA modüli onu on-chip RAM'de depoluyor; Test tamamlandıktan sonra, RAM'nin test sonuçları sunucu bilgisayara gönderilir. Teste sırasında, teste modulu RAM'deki teste noktasının bilgilerini okuarak uyumlu teste değiştirmesini açar ve sonra teste sonuçlarını RAM'nin kurtarar. Bu şekilde, ikisi modüller RAM'i okumak ve yazmak için iki modül arasındaki veri paylaşımı sağlamak için RAM'e ihtiyaç duyuyor. Bu da iki grup okumak ve sinyal çizgilerini RAM modüline bağlamak için kontrol sinyali gerekiyor. RAM kontrol modüli de bu fonksiyonu tamamlar. Teste modüli (TEST): Kart kendi kontrolü, sürekli test, insulasyon test, etc., test prosedürü aynı, yani test taraması gibi çeşitli test prosedürleri var. Testin çalışma süreci şudur: karşılaştırma devresinin referens voltajını ekleyin № 1344;’ teste edilecek noktasının değiştirmesini açın № 1344;’ gecikme № 1344;’ karşılaştırma sonucunu okuyun № 1344;’ başka bir test noktaları teste edin. Bu modül farklı opkodlara göre farklı test süreçlerini girer. Test sonuçları ve test noktası birlikte 13 bit veri oluşturur ve RAM'de kaydet ve orijinal test noktasının sayısı bilgilerini ört.

Decoding module (DECODER): This module hangs after the test module (TEST), sayıları gerçek devrelere değiştirmesini tamamlar.. Test pilin çizgisinin farklı formları ve dekodin devresinin farklı donanım tasarımları ve kontrol devresinin nedeni, Yukarı seviye modülü tarafından test değiştirme bilgi çıkışı test değiştirme devresini kontrol etmek için doğrudan kullanılamaz. Dekodlama modulu ikisinin arasındaki dönüşü tamamlatır.. AD/DA module (AD/DA): Design the SPI bus interface to operate the A/D ve D/Bir aygıt, the module is started with the allowable (adorable, damnable) signal and the busy signal is used as the conversion completion flag signal. D/Bir operasyon diğer modüllerle karşılaştırıldı.. Sistemin her modulu Verilog donanım tasvir dilinde yazılır, and multiple layers of nested synchronous state machines (FSM) are used to complete the logic function of the whole system; each module uses the simulation tool Modelsim to complete the function simulation of the module, Sistem, sistem sonrası simülasyonu ve sintezi tamamlamak için Altera'nın entegre yönlendirme aracı QuartusII'ini tamamlar., fırlatma, ve Altera tarafından sağladığı IP çekirdeğini uygulayın, program ı modüllerini iyileştirmek için; en yüksek seviye tasarımı blok diagram girdi yöntemini kabul ediyor., Modüller arasındaki veri akışı blok diagram ı tarafından. . Hardware kontrol sistemi PCB tahtası FPGA tabanlı teste makinesi teste hızını geliştirir. PCB tahtası test makinesini ve devre tasarımı kolaylaştırır. Ayrıca, FPGA'nin yeniden ayarlanabilir özelliklerinden dolayı, sistemin yazılım algoritminin ve donanım yapısının daha iyi iyileştirmesi ve geliştirmesi için iyi bir temel koydu ve iyi bir uygulama ihtimali var. PCB tahtası.