PCB Blogu - PCB test ve tasarım prosedürleri

Küçük yapılması artmaya devam ediyor., PCB tahtası komponent ve düzenleme teknolojilerinin, BGA evlerinde toplanmış yüksek bütün bilgisayarlı miniyatür IC gibi, ve yöneticiler arasındaki izolasyon alanı 0'ya düşürüldü..5mm, sadece iki örnek. Elektronik komponentlerin düzenleme yöntemi gelecekte üretim sürecinin testlerinin iyi yapılabileceğine dair büyük bir etkisi var.. İşte birkaç önemli kural ve yardımcı bilgiler var.. By following certain procedures (DFT-Design for Testability, Design for Testability), üretim testlerinin hazırlanma ve uygulama maliyeti çok düşürülebilir. Bu prosedürler yıllardır geliştirildi ve, Elbette., yeni üretim ve komponent teknolojilerinin ortaya çıkması gerekirse. Elektronik ürünlerin yapısı daha küçük ve daha küçük, İki özellikle sıkıcı sorun var: birisi, iletişim kurabilecek daha az ve daha az devre düğümleri vardır. Diğerleri, Çirket Test Uygulamaları gibi metodlar sınırlı. Bu sorunları çözmek için, devre düzeninde uyumlu ölçüler alınabilir, ve yeni test metodları ve yeni adapter çözümleri kabul edilebilir.. İkinci sorunun çözümü de ilk olarak yalnız bir süreç olarak kullanılan test sistemi için fazla görev yapmaktadır.. These tasks include programming memory components through test systems or implementing integrated component self-tests (Built-in Self Test, BIST, built-in self-test). Bu adımları test sistemine götürüyoruz., bütün, daha fazla eklenmiş değeri yaratır. Bu ölçüleri kolayca uygulamak için, ürün araştırmaları ve geliştirme sahnesinde uygun düşünceler alınmalıdır..

1. Testabilecek nedir?

Testabiliğin anlamı anlayabilir ki: test mühendislerin beklenen fonksiyonun uygulanabileceğini görebilmek için belirli bir komponentin özelliklerini tanımak için en basit yöntemi kullanabilir. Basit olarak:

Bir ürün teknik özelliklere uygun olup olmadığını test etmenin yöntemi ne kadar basistik?

Test program ı ne kadar hızlı yazabilirsin?

Produkt başarısızlığının keşfetmesi ne kadar büyük?

Test noktalarına ulaşma yöntemi ne kadar basit?

Mechanical and electrical design practices must be considered in order to achieve good testability.  Tabii ki testabilitliğini elde etmek için ödeme fiyatı var ama tüm süreç için bir dizi faydası var. Bu yüzden başarılı üretim için önemli bir ön şarttır.

2. Neden test dostu teknikleri geliştirir?

Geçmişte, önceki test noktasında bir ürün teste edilemezse, sorun sadece bir test noktasına basıldı. Eğer üretim testi sırasında bir ürün defeksi bulunamazsa, defeksinin kimliğini ve tanıtımı sadece çalışma ve sistem testine taşınır. Bunun tersine, bugün insanlar mümkün olduğunca erken defekleri bulmaya çalışıyorlar, ve faydaları sadece düşük maliyetlerdir, ama daha önemlisi, bugün ürünlerin çok karmaşık, ve bazı üretim defekleri işletimli testlerde hiçbir şekilde keşfedilmez. Örneğin, bazı komponentler önce kurulan yazılım veya programlama olması için böyle bir sorun var. (flash hafıza ya da ISP gibi: Sistem Programlamalı Cihazlar) Name Bu komponentlerin programlaması geliştirme aşamasında planlanmalı ve test sistemi bu programlamayı yönetmeli. Arkadaşlı devre tasarımlarını denemek için, zor devre tasarımlarını test etmek için daha fazla para maliyeti var. Testin kendisine bir maliyeti var ve test maliyeti test serisinin arttırılmasıyla artıyor; Çevriminden çalışma testlerine ve sistem testlerine kadar test maliyeti artıyor. Testlerden birini atlamak daha fazla pahalıdır. Genel kural, her testin maliyetini 10 faktörü tarafından arttırmaktır. test arkadaşıyla devre tasarımı ile, test arkadaşıyla kullanılan devre tasarımında kullanılan para hızlı ödüllendirilebilir.

3. Belge testilebilirliğine nasıl etkileyecek

Sadece komponent geliştirmesindeki tamam verilerin tamamen avantajını kullanarak hataları tamamen tanıyabilen bir test program ı geliştirebilir. Çoğu durumda geliştirme ve testi arasındaki yakın işbirliği gerekli. Dokumentasyon test mühendislerinin komponentlik fonksiyonel ve geliştirme test stratejilerini anlamasına neden olmayan bir etkisi var. Dokumentasyon yokluğuyla oluşturduğu sorunları ve komponent fonksiyonluluğunun kötü anlaması için test sistem üreticileri, teste örneklerini tesadüf bir temel üzerinde otomatik olarak oluşturan yazılım araçlarına, veya vektör olmayan metodlara güvenmek için, sadece faydalı bir çözüm olarak sayılır. Sınamadan önce tam belgeler bir parça listesi, devre tasarımı verileri (genellikle CAD verileri) ve hizmet komponentlerin fonksiyonu (veri çarşafları gibi) hakkında detaylar içeriyor. With all the information in hand, it is possible to compile test vectors, define component failure patterns or perform certain pre-adjustments.  Bazı mekanik veriler de önemlidir. İyi çözüm ve düzeltme için komponentleri kontrol etmek için gerekenler gibi. Yükleme sırasında programlanmıyorlarsa, flash hafızası, PLD, FPGA, etc. gibi programlı komponentler için test sisteminde programlanmalı ve programlama verileri de bilinmelidir. Flash aygıtı için programlama verileri tamamlanmalıdır. Eğer Flash chip 16 Mbit verileri içerirse, bu 16 Mbit kullanabilir, yanlış anlaşılmayı engelleyebilir ve çatışmayı çözmekten kaçırabilir. Örneğin, eğer 4Mbit hafıza sadece 300Kbit veri bir komponente sunmak için kullanılırsa bu olabilir. Elbette, veriler, Intel's Hex veya Motorola'nın S-record yapıs ı gibi popüler bir standart format ına hazırlanmalıdır. Çoğu test sistemleri flash veya ISP komponentlerini programlayabildiği sürece bu formatları yorumlayabilir. Önceden bahsettiği bilgilerin çoğu, bunların çoğu da komponent yapımı için gerekli. Elbette, üretilebilirlik ve testabililik arasında a çık bir ayrım yapmalıdır, çünkü bunlar tamamen farklı düşünceler ve böylece farklı alanlar oluşturuyor.

4. İyi testilebilirlik için mekanik temas koşulları

Çok iyi elektrik testi yapabileceği devreler bile mekanik kurallarını düşünmeden test etmek zor olabilir. Çok faktörler elektrik testabiliğini sınırlar. Eğer test noktaları yeterli veya çok küçük değilse, devreğin her düğümüne ulaşmak sonda yatak uygulayıcısı için zor. Eğer test noktası pozisyonu ve boyutlu hatası fazla büyük ise, yanlış test tekrarlanabileceği bir sorun olacak. Sonda yatak ayarlayıcısını kullandığında, çukurların boyutlu ve pozisyonu hakkında bir dizi tavsiyeler izlenmeli.

5. Testabilecek elektrik ön şartları

Elektrikli ön şartları mekanik temas şartları kadar iyi testabilirler için önemlidir ve ikisi de önemlidir. Kapı devreleri teste edilemez. Başlangıç girdi terminal in in test noktasından iletişim kuramadığı ya da başlangıç girdi terminalinin paketinde ve dışarıdan iletişim kuramadığı sebebi olabilir. İki dava iyi değildir. make the test impossible.  Devre tasarladığında, internette teste metodu tarafından teste edilecek tüm komponentlerin her komponenti elektrik olarak izole edilmesini sağlamak için bir mekanizması olması gerektiğini belirtmeli. Bu mekanizma, statik yüksek ohmik durumda element in çıkışını kontrol eden girişi etkisizleyerek başarılabilir. Neredeyse tüm testi sistemleri bir düğüm durumunu arbiyon bir duruma geri sürüştürebilecek olsa da, içerisindeki düğüm hâlâ etkisiz bir giriş ile ekipman edilmeli, ilk düğümü yüksek ohmik duruma getirmek için, sonra da uyumlu düzeyi "nazikle" eklenmeli. Aynı şekilde dövüş jeneratörü her zaman oscillatörün arkasından başlangıç, kapı veya eklenti köprüsü üzerinden bağlantısı kesilir. Başlangıç girdi devre doğrudan bağlanmamalı ama devre 100-ohm direktörü ile bağlanmalı. Her parçası kendi başlangıç, reset ya da kontrol pinleri olmalı. Birçok komponentin başlangıç girişimlerinin devre ile bağlı bir direktör paylaşmasından kaçınmalıdır. Bu kural aynı zamanda ASIC komponentlere uygulanır. Çıkışın yüksek ohmik durumuna ulaşabileceği bir ipucu olmalı. İşleme voltajı çalıştırıldığında komponent yeniden ayarlanabilirse tester için de çok yardımcı olur. Bu durumda, bu komponent testi önce belirtilen bir durumda yerleştirilebilir. Kullanmadığı komponent liderleri de erişilebilir, çünkü bu yerlerde bulunmamış kısayollar da komponent başarısızlığına sebep olabilir. Ayrıca, kullanılmayan kapılar sık sık sık tasarım geliştirmeleri için kullanılır ve devre yeniden girebilir. Bu yüzden ilk defa sanatçılarının güvenilir olmasını sağlamak için sınamaları da önemli.

6. Flash hafızası ve diğer programlı komponentler hakkında

Flash memory programming times can sometimes be long (up to 1 minute for large memories or memory banks).  Bu yüzden diğer komponentlerin geri sürüşü bu zamanda izin verilmez. Yoksa flaş hafızası hasar edilebilir. Bunu kaçırmak için, adres otobüsünün kontrol hatlarına bağlı tüm komponentleri yüksek ohmik durumda yerleştirilmeli. Aynı şekilde, veri otobüsü, flaş hafızasının daha fazla programlama için yüklenmesini ve kullanılmasını sağlamak için izole edilmesi gerekiyor. Altera, Xilinx ve Lettuce gibi şirketlerin, diğer özel ihtiyaçları gibi programlayabilen komponentler (ISP) için bazı ihtiyaçlar var. Testabileceğin mekanik ve elektrik önlemlerinin yanında garanti edilmeli, programlama ve validen verilerin mümkün olması da garanti edilir. Altera ve Xilinx komponentleri için seri vektör format ı (Serial VectorFormat SVF) kullanılır, bu son zamanlarda bir endüstri standarti oldu. Çoğu test sistemi sinyal generatörlerini test etmek için seri vektör format ında kullanıcı giriş verilerini programlayabilir. Bu elementleri sınır-Scan-Kette JTAG tarafından programlamak seri veri format ını da programlamak. Programlama verilerini birleştirerken devredeki bütün komponentler zincirini hesaplamak ve sadece programlama gereken komponentlere verileri geri almamak önemlidir. Programlandığında, otomatik test sinyali generatörü komponent zincirini ve diğer komponentleri bypass modelinin içine ekliyor. Bunun yerine, Lattice'in JEDEC format ında veri gerekiyor ve her zamanki giriş ve çıkışlar üzerinden paralel olarak programlanır. Programlamadan sonra, veriler de komponent fonksiyonluluğunu kontrol etmek için kullanılır. Geliştirme departmanı tarafından verilen veriler teste sistemi tarafından doğrudan kullanılabilir, ya da basit bir değişiklik tarafından kullanılabilir.

7. What should be paid attention to for boundary-scan (JTAG)

Kompleksik komponentler üzerinde temel olan komponentler test mühendislerini birkaç erişilebilir test noktalarını sağlar. Hâlâ bu noktada testi yapabileceğini geliştirmek de mümkün.. Sınır taraması ve integral kendi test teknikleri bunun için test tamamlama zamanı kısa etmek ve test sonuçlarını geliştirmek için kullanılabilir.. Geliştirme mühendisleri ve test mühendisleri için, sınır taraması ve integral kendi test tekniklerine dayanan bir test stratejisi kesinlikle masrafına ekleyecek.. Development engineers must use boundary-scan components (IEEE-1149.1-standard) in the circuit, and try to make the corresponding specific test leads accessible (such as test data input-TDI, test data output-TDO, test saat frekansı - TCK, test modu seçimi - TMS ve ggf. test reset). The test engineer develops a boundary scan model (BSDL - Boundary Scan Description Language) for the component. Bu noktada, sınır tarama fonksiyonlarını ve desteğini bilmelidir.. Sınır tarama testi kısayolları tanıyabilir ve ön seviye açılır.. Ayrıca, eğer geliştirme mühendisi, Komponentünün otomatik testi "RunBIST" sınır tarama komutu taramasından başlatılabilir.. Özellikle devrede birçok ASIC ve diğer karmaşık kompleks komponentler varken, bu komponentler için alışkanlık testi modeli yok. Sınır tarama komponentlerini kullanarak, test modellerini formüle etmenin maliyeti. Zaman ve mal düşürme derecesi her elemente farklı.. IC ile bir devre için, yüzde 100 keşfedilmesi gerekiyorsa, yaklaşık 400,000 test vektöre ihtiyacı var. Sınır taramasını kullanarak, test vektörlerin sayısı aynı hata değerlendirme oranına yüzlerce düşürülebilir. Bu yüzden..., sınır tarama metodu, test modeli olmadığında özellikle faydalı., veya devre dokunan düğümler sınırlı olduğunda,. Sınır taraması kullanılması geliştirme ve üretim maliyetinden bağlı olup olmaması.. Sınır taraması hataları bulmak için gereken zamana karşı ağırlık edilmeli., test zamanı, pazara zamanı, adapter maliyeti, ve mümkün olduğunca. Birçok durumda, sınır tarama metodları ile geleneksel sınama metodlarını karıştırmak çözümü PCB tahtası.