PCB Blogu - PCB Tahta Tasarımı Etkinliği Geliştirmek için IP kullanılıyor

Bu makalenin odaklanması IP kullanımına PCB tahtası tasarımcılar, Topoloji planlaması ve yönlendirme araçlarını daha hızlı tamamlamak için IP desteklemek için kullanmak için PCB tahtası tasarlama. Tasarım mühendisinin görevi, bu komponentler arasında kritik ilişkiler planlamak üzere, gerekli bir sayı komponentler oluşturup, IP elde etmek.. IP alındığında, IP bilgisini PCB tahtası tasarımcı, tasarımın geri kalanını tamamlayabileceği.

Mühendislerin tasarımı IP ve PCB kurulu tasarımcıları daha fazla topoloji planlaması ve yönlendirme araçlarını IP desteklemek için kullanır ve hemen bütün PCB kurulu tasarımı tamamlayır. Şimdi tasarım mühendisi ve PCB tahtası tasarımcısı arasındaki etkileşim ve tekrarlı süreç arasında doğru tasarım niyetini almak için gerek yok, tasarım mühendisi zaten bu bilgi var ve sonuçlar karşılaştırılabilir. Bu PCB tahta tasarımcısı için çok faydalı. Çok tasarımlarda tasarım mühendisi ve PCB kurulu tasarımcısı etkileşimli yerleştirme ve rotasyon yapıyor. Bu iki tarafta değerli bir sürü zaman kullanıyor. Etkileşim gerekli ama zamanlı ve yetersiz. Tasarım mühendisinin sağladığı ilk plan ı belki de düzgün ölçek komponentleri, otobüs genişliği veya pin out bilgileri olmadan sadece bir el çizimi olabilir. PCB tahta tasarımcısı tasarımına katıldığında, topolojik planlama tekniklerini kullanan mühendislik bazı komponentlerin dizaynını ve bağlantısını alabilir, tasarım da diğer komponentlerin dizaynını, diğer IO ve otobüs yapılarına erişimi ve tüm bağlantılara ihtiyacı olabilir. tamamlamak için bile. PCB kurulu tasarımcıları topoloji planlaması ve belirlenmiş komponentlere ve belirlenmedikleri komponentlere karşılaşması gerekiyor. Bu, PCB tahta tasarımının etkileşimliliğini geliştirebilir.

Kritik bölgelerin ve yüksek yoğunluğun bölgelerin düzenlemesi tamamlveığı ve topoloji plan ı alındığı zaman, düzenleme son topoloji planından önce tamamlanabilir. Bu yüzden bazı topolojik yollar mevcut düzenlerle çalışmak zorunda olabilir. Daha düşük öncelikleri olsalar da hala bağlantılı olmalılar. Bu şekilde plan ın bir parçası düzenden sonra parçaların etrafında yaratılır. Ayrıca, bu planın diğer sinyaller için gerekli önemliliğini sağlamak için daha detay gerekebilir. Bu otobüs planlamak için detaylı topoloji planlaması için PCB kurulu tasarımcısı, her katının dizayn kurallarını ve diğer önemli sınırlarını düşünmeli. "1" detayları "kırmızı" üst katındaki komponent kırmızı katından çıkarmak ve "2" detaylarında topolojik yola bağlanmak için komponent kırmızı katının üstündeki kırmızı katını planlıyor. Bu kısmı paketlenmiş bölgeyi kullanır ve sadece katı rutabilir bir katı olarak tanıtır. Bunu tasarım görüntüsünden a çık görünebilir, ve yönlendirme algoritmi, kırmızı topolojik yolların üst seviye bağlantılarını kullanacak. Ancak bazı engeller, bu özel otobüsü otobüslenmeden önce diğer katlara yönlendirme seçeneğini algoritmini sağlayabilir. Otobüs katlarda sıkı izlere düzenlenerek, tasarımcı 3. katına "3" detayla geçişi planlamaya başlar ve otobüs tarafından geçtiğini düşünüyor. 3. kattaki topolojik yolun, impedans'ı uygulamak için gereken ekstra uzay yüzünden üst katından daha genişlidir. Ayrıca tasarım, katı keçimlerinin tam yerini (17 vias) belirtir. Topolojik yol 3. Şekil sağ kısmının orta tarafından "4" detaylarına gittiğinde topolojik yol bağlantısından ve her komponent pipinden bir sürü T-birleşme noktalarını çizmek zorundadır. PCB tahta tasarımcıs ının seçimi 3. katta bağlantı akışını tutmak ve komponent pinleri bağlamak için diğer katlara girmek. Öyleyse, baş katından 4 katına bağlantısını göstermek için topoloji alanını çizdiler, bu tek bitlik T-bağlantıları 2 katına yaptılar ve aygıtlara bağlantı yapmak için diğer vialar kullandılar. Topolojik yol aktif aygıtları bağlamak için 3. katta "5" ayrıntısını detaylatmak için devam ediyor. Sonra bu bağlantılar etkili kablolardan aktif cihazın altında çekilme dirençlerine oluşturulmuş. Tasarımcılar 3. katından 1. katına bağlantıları belirtmek için başka bir topoloji alanını kullanır. Komponentlerin aktif aygıtlar arasında bölünen ve indirme dirençleri arasında. Bu detaylı planlama seviyesi tamamlamak için sadece 30 saniye sürdü. Bu plan ın yakalandığında, PCB kurulu tasarımcısı hemen yolculuk etmek veya daha fazla topoloji planlarını yaratmak isteyebilir ve sonra tüm topoloji planlarını tamamlamak için otomatik yönlendirmek için kullanabilir. Planlama tamamlamasından otomatik yolculuk sonuçlarına kadar 10 saniyeden az sürer. Bu hızlık gerçekten önemli değil, tasarımcının niyetini görmezden geleceksiniz ve otomatik yönlendirme kalitesi fakir. Aşağıdaki rakamlar otomatik yönlendirmenin sonuçlarını gösteriyor.

Topoloji Yönlendirmesi

Yukarıdaki sol köşeden başlarken, komponent pinlerinden çıkan tüm kablolar 1. katta tasarımcının ifade edildiği niyetine uyuyor ve 4. Şekil'de "1" ve "2" olarak detaylı bir otobüs yapıs ına sıkıştırılır. 1. katta 3. katı arasındaki değişiklik detaylı "3" ile gelir ve uzay şiddetli bir şekilde kullanır. Tekrar tekrarlamak için, impedance burada hesaplanır, bu yüzden izler genişliyor ve gerçek genişlik yolların temsil edildiği gibi daha fazla uzay var. 17 bitler 4 farklı cihaz türüne ayrıntılır ve tasarımcının katı ve yol akışı niyetini temsil ediyor. Bu da yaklaşık 30 saniye içinde yakalanabilir. Sonra yüksek kaliteli otomatik yolculuk yapabilirsiniz. Bu yaklaşık 10 saniye sürer. Yönlendirmeden topoloji planlamasına kadar abstraksyon seviyesini yükseltmek üzere, toplam bağlantı zamanı büyük bir şekilde azaltılır ve tasarımcısının şiddetliğini ve bağlantı başlamadan önce tasarımın tamamlama potansiyelini gerçekten a çık bir anlaması var, böylece rotasyon tasarımın bu noktasında neden kalır? Neden gidip planlamayın ve sonra izleri eklemeyin? Tam topoloji planlaması ne zaman olacak? Eğer yukarıdaki örnek düşünürse, mühendislik değiştirme emirlerini (ECO, Mühendislik Mühendislik Bu konsept, Emirleri değiştirmekte özellikle önemlidir) 17 ayrı ağı yerine bir planla kullanılabilir.

Mühendislik Değiştirme Düzeni (ECO)

Aşağıdaki örnekte, FPGA'nin çıkışı henüz tamamlanmadı. Tasarım mühendisi PCB kurulu tasarımcısını bu gerçekliğin hakkında bilgilendirdi, ama nedenleri planlama nedeniyle tasarımı tamamlamadan önce mümkün olduğunca ilerlemeleri gerekiyor. Bildiği noktada, PCB kurulu tasarımcısı FPGA için uzay planlamaya başlar ve tasarımcı plan ı tamamlayınca, diğer cihazlardan FPGA'ye ulaştırmalarını da düşünmek gerekiyor. IO ilk olarak FPGA'nin sağ tarafından planlandı, ama şimdi FPGA'nin sol tarafında bulundu ve pin çıkışı orijinal plandan tamamen farklı olabilir. Çünkü tasarımcılar daha yüksek bir soygun seviyesinde çalışıyorlar, bu değişiklikleri FPGA'nin etrafındaki tüm izlerin üstünü silerek ve topolojik yol değişiklikleriyle değiştirebilirler. Ancak, sadece FPGA etkilenmez; Bu yeni çarpışmalar ayrıca ilişkili cihazdan çıkan ipuçları etkiler. Düz paketin ön giriş yolunu ayarlamak için yolun sonu da taşınması gerekiyor; Yoksa, izlerin karışması, yüksek yoğunlukta PCB tahtalarındaki değerli alanı boşaltmak için sonuçlar verir. Bu parçalar için çarpılması, tasarımın sonunda karşılaşmayabilecek izler ve vialar için ekstra yer gerekiyor. Eğer programın sıkı olursa, bu tüm rotasyonlar için böyle ayarlanmak imkansız. Mevcut şu ki topoloji planlaması daha yüksek bir seviye abstraksyon sağlıyor, bu yüzden bu ECO'ları uygulamak çok kolaydır. Tasarımcının niyetini takip etmek için tasarlanmış otomatik yönlendirme algoritmi miktarda önceliği üzerinde kalite önceliğini ayarlar. Eğer kalite bir sorun olduğuna karar verilirse, bağlantı başarısızlığına izin vermek kötü kalite bir kablolu üretilmekten daha iyidir. Bunu yapmak iki sebepten oldukça doğru. Öncelikle, kötü sonuçlar ve diğer otomatik yollama operasyonları temizlemekten ölü bir bağlantı yapmak daha kolay. İkinci olarak tasarımcının amacı uygulandı ve tasarımcı bağlantının kalitesini belirlemek için kaldı. Ancak bu noktalar, başarısız izlerin bağlantıları relatively basit ve yerel olarak kullanılırsa faydalı olur. İyi bir örnek, yolcuların %100 planlanmış bağlantıları elde etmesi için yetersiz. Bu noktada kalite feda etmek yerine, bazı planların başarısız olmasına izin verir, bağlantısız izleri bırakırlar. Tüm izler topoloji planlaması üzerinden yollanıyor ama hepsi komponent pinlere yol vermiyor. Bu ölü bağlantılar için bir yer var ve bağlantı sağlayacak relatively kolay bir bağlantı sağlayacak.

Topology planning is a tool that accompanies ... tasarlama process of PCBs with digital signals and is easy for tasarlama engineers to use, ama aynı zamanda özel bir yer var, layer, ve karmaşık planlama düşünceleri için bağlantı akışı kapasiteleri. PCB tahtası tasarımcıs can use ... topology planning tool at ... beginning of the design or after the design engineer has acquired their IP, tasarım çevresine kolayca uygulamak için bu elastik araçları kullanarak. Topoloji Yönlendirici tasarımcının plan ını ya da yüksek kaliteli yönlendirme sonuçlarını sağlamak niyetini izliyor.. EKO ile karşılaştığında, Topoloji planlaması bireysel bağlantılardan daha hızlı, bu yüzden topoloji yolcularının ECO'ları daha hızlı evlat edinmesini sağlayan, hızlı sonuçlarını PCB tahtası.