PCB Blogu - Fpga pcb tasarımıyla PCB tahtasını tasarlamanın ana noktaları

Saha programlı kapı tablosu (FPGA) gerçekten programlayabilen sistem-on-chips olarak geliştiğinde bu çiplarla yazılmış devre tablosu tasarlaması görevi daha karmaşık oldu. Şimdiki devre yoğunluğu milyonlarca kapı ve 6 Gbp'den fazla veri hızları ve diğer düşünceler sistem geliştiricilerinin mekanik ve elektrik masalı tasarım çabalarına etkiler. FPGA'nin fonksiyonunu tamamen fark etmek için, cip paketi ve devre tahtası, bu sistemde sıkı bir bağlantı sistemi oluşturmak için PCB tahtası dikkatli tasarlanmalı. Yüksek hızlı FPGA tasarımı yaptığında, board geliştirmesinde ve önce birkaç tasarım sorunu düşünmek önemlidir. Bunlar da: PCB'deki tüm aygıtlar arasında yeterli güç filtrelemek ve dağıtmak üzere sistem sesini azaltmak; Görüntüleri azaltmak için sinyal hatlarını doğrudan sonlandırmak; tahtadaki izler arasındaki karışık konuşmayı azaltıyor; toprak sıçrama ve Vcc düşürme etkisini azaltıyor (Vcc sag olarak da bilinen); yüksek hızlı sinyal çizgilerinde doğru uyuyor. Çok yüksek performans FPGA için IC paketi tasarlayan herkes tüm kullanıcılar ve uygulamalar için sinyal integritet ve versatibilit arasındaki dengeye özel dikkat vermelidir. Örneğin, Altera's Stratix II GX aygıtları 1.508-pin paketinde 1.2V ve 734 standart I/Os ve 71 düşük voltaj diferensiyal sinyal (LVDS) kanallara çalışıyor. Ayrıca veri oranlarını 6,375Gbps kadar destekleyen 20 hızlı geçici var. Bu mimara, PCI Express ve SerialLite II dahil çok hızlı ağ ve iletişim otobüs standartlarını desteklemesini sağlar.

PCB tahta tasarımında, kullanıcılar karşılaştırma konuşmasını iyileştirerek azaltır. Sinyal pinler paketlerin içinde döngü uzunluğunu azaltmak için, özellikle hızlı I/O'nun kritik hızlı sistemlerinde, hızlı hızlı konuşma kaynağı paketin içindeki sinyal yolların arasında etkileyici bir bağlantı yapmak için mümkün olduğunca yakın yerleştirilmeli. Çıkış geçişinde sinyal enerji/yeryüzü uça ğından bir dönüş yolu bulmalı. Tıpkı dönüşteki değişiklikler, dönüşte yakın diğer I/O pins üzerinde sesi sebep eden magnetik alanları oluşturur. Bu durum, sonuçlar aynı zamanda dönüştüğünde artırılır. Çünkü döngü daha küçük, induktans daha küçük, bu yüzden her yüksek hızlı sinyal pine yakın enerji ya da toprak pinleri olan paketler, yakın I/O pinleri üzerinde karıştırma etkisini azaltır. Tahtanın maliyetini azaltmak ve bütün sinyal yollarının sistem sinyal integritesini geliştirmek için, tahta maddelerinin dikkatli tasarımı ve inşaatı, katların sayısı (toplama) ve düzenleme gerekiyor. FPGA'den yüzlerce sinyal göndermek veya tahta çevresinde EDA aletlerinin kullanımını optimize etmek için zor bir görev. Bazen daha büyük bir FPGA paketi tahta maliyetini azaltır çünkü tahtada ve diğer tahta işleme sınırlarının sayısını azaltır. PCB tahtasında yüksek hızlı sinyal yolu, tahta katları ve tahta bağlantıları arasındaki bozukluklara çok hassas olan bir tahta izleri tarafından temsil edilmiş. Bu ve diğer bölümler sinyalin sınır hızını azaltır, yansıtmaya sebep olur. Bu yüzden tasarımcılar karışıklardan uzak durmalı. Eğer vial boşa çıkamazsa, yol yolunu mümkün olduğunca kısa tutun. Farklı sinyalleri yönlendirirken, farklı çiftin her yolu için aynı yapıyı kullanın; bu sinyal bölümünü ortak moduyla yüzleştirir. Eğer mümkün olursa, düzenli viallar üzerinde kör viallar kullanın, ya da kökü tarafından kaybolması yüzünden daha az bölüm olacak.

Saat sinyalinin bütünlüğünü geliştirmek için, tablo komponentlerine göndermeden önce saat sinyalini tek tahta katında tutun. Her zaman bir uça ğı referans uçağı olarak kullanır. Yer uçağının yakınında hızlı sınır sinyalleri gönder impedance kontrolü ve EMI'yi azaltmak için yeryüzünde yakın yeryüzünde. Görüntüleri azaltmak için saat sinyalini doğrudan sonlandır. Nokta-nokta saat izlerini kullan. Bazı FPGA, Stratix II GX ailesi gibi, birkaç I/O standartlarını destekleyen çip seri sonlandırma direktörleri var. Bu çip dirençleri 25 ohm veya 50 ohm tek taraflı dirençler olarak ayarlanabilir ve LVTTL, LVCMOS ve SSTL-18 veya SSTL-2 tek taraflı I/O standartlarını destekleyebilirler; Ayrıca 100 ohm LVDS ve HyperTransport girişi çip farklı eşleştirme direktörleri destekleniyor. Farklı transceiver I/Os'ların 100, 120 ya da 150 ohm'e programlanabileceği ve otomatik kalibre ve reflekslendirilebilir. Dışarı aygıtlar yerine iç dirençleri kullanmak sisteme birçok faydası var. On-chip sonlandırması, ön etkileri silerek sinyal bütünlüğünü geliştirir ve yayınlama hatlarını etkinleştirir. On-chip sonlandırması da gerekli dış komponentlerin sayısını azaltır, tasarımcıların daha az dirençleri, daha az tahta izleri ve daha az tahta alanını kullanmasına izin verir. Bu şekilde, düzenim basitleştirilebilir, tasarım döngüsü kısayılabilir ve sistem maliyeti kısayılabilir. Tahtadaki daha az komponent yüzünden tahta güveniliği de arttırılır. Tahta tasarımında, mikrostrip ve strip çizgisini düşürmek için birkaç rehberlik var. İki katı çizgi çizgi düzeni için çizgi çizgi iki katı iç tahtada çalışıyor ve iki tarafta voltaj referans yüzeyi var. Bu sırada, yakın katı tahtalarının tüm kabloları iki sinyal katı arasındaki ortamı büyütmek için orthogonal sürücü teknolojisini kullanır. Material kalınlığı ve her sinyal katı ve yakın referens uçağı arasındaki mesafeyi normalize, gerekli impedans sürdürürken. Mikrostrip veya strip çizgi yönlendirme rehberleri, tahta yönlendirme katlarının arasındaki dielektrik katının en azından üç kere kalıntısından daha yüksek izler alanı; davranışlarını önceden simülasyon araçlarını kullanın. Tek sonlu topoloji yerine kritik yüksek hızlı ağlar için ortak modu sesinin etkisini azaltmak için farklı kullanın. Tasarım sınırları içerisinde, farklı sinyal yolunun pozitif ve negatif pinleriyle eşleşmeye çalışın. Tek son sinyallerin birleşme etkisini azaltmak için uygun bir yer bırakın (üç kez izle genişliğinden fazla), ya da farklı tahta katları üzerinde yol (yakın katı yolculuğu birbirlerine orthogonal olur). Ayrıca, simulasyon aracı kullanmak uzay ihtiyaçlarını yerine getirmek için iyi bir yoldur. Sinyal sonlandırmaları arasındaki paralel uzunluğunu azaltın.

Aynı zamanda geçiş sesi, saat ve I/O veri oranları, sinyal yol yükleme ve yükleme sırasında geçici akışların sayısını düşürmeye uygun bir düşürme ile, sinyal yolu yükleme ve yükleme sırasında geçici akışların aynı zamanda arttırılmasıyla arttırılır. Bu akışlar tahta seviyesi toprak sıçramasına neden olabilir, yeryüzü voltajı/Vcc'nin anında yükselmesine/düşmesine neden olabilir. Ideal güç malzemelerinden büyük geçici akışlar, Vcc (Vcc dip ya da dip) anılık düşürmeye sebep olabilir. Bu aynı zamanda geçiş seslerin etkisini azaltmak için altında birkaç iyi tahta tasarım kuralı verildi. Kullanmadığımız I/O pinleri çıkış olarak yapılandırın ve yeryüzünü azaltmak için düşük sürün. Aynı zamanda geçiş çıkış pinlerin sayısını azaltın ve onları FPGA I/O bölümünde eşit olarak dağıtın. Yüksek sınır hızı gerekmezse, FPGA çıkışında düşük düşük düşük hızı kullanın. Her kattaki yüksek hızlı izlerin etkilerini yok etmek için çoklu katmanın toprak uçaklarının arasında Vcc'i yerleştirin. Tüm tahta katlarını Vcc'e ve yere indirmek, bu uçakları düşük kapasite ve gürültü kaynağı sağlayan ve bu uçaklara yakın sinyal katlarında mantıklı sinyaller geri döndürüyor. Öncelikle, fpga pcb tasarımı eşittirme

FPGA'nin yüksek hızlı geçici kapasiteleri onları bir çip komponentlerinde etkileyici programlayabilecek sistem komponentlerini yapar, ama aynı zamanda board tasarımcıları için eşsiz sorunlar sunuyorlar. Özellikle düzenle bağlı bir anahtar sorusu, frekans bağlı transmis kaybıdır, genellikle deri etkisi ve dielektrik kaybı yüzünden. Yüksek frekans sinyalleri yönetici yüzeylerinde (PCB tahta izleri gibi) yayıldığında, tellerin kendi etkisi yüzünden deri etkisi oluşar. Bu etki kablonun etkili yönetim alanını azaltır, sinyalin yüksek frekans komponentlerini azaltır. Dijelektrik kaybetmeleri katlar arasındaki dielektrik maddelerin kapasitetli etkisi tarafından nedeniyor. Deri etkisi frekansların kare kökü ile proporcional, dielektrik kaybı frekanslara proporcional olduğu halde; Bu yüzden, dielektrik kaybı yüksek frekans sinyal düşürmesi için dominant kaybetme mekanizmasıdır. Veri hızı daha yüksek, deri etkisi ve dielektrik kaybı daha şiddetli. Bağlantının sinyal seviyesinin azalması 1Gbps sistemi için kabul edilebilir ama 6Gbps sistemi için kabul edilemez.

Ancak bugünkü göndericiler özellikleri yüksek frekans kanal bozulmasına karşılaştırmak için önemli gösterici ve eşittiği kabul ediyor. Aynı zamanda sinyal bütünlüğünü ve izle uzunluğunun sınırlarını kolaylaştırıyorlar. Bu sinyal kondiciyon teknikleri standart FR-4 materyallerin hayatını genişletir ve daha yüksek veri oranlarını destekler. FR-4 materyalinde sinyal düşürmesi yüzünden, izin uzunluğu 6,375Gbps'da çalıştığında birkaç in ç sınırlı. Ve önceki empati ve eşittirme onu 40 santimeden fazla uzatabilir. Programlanabilen ön teftiz ve eşittirme, Stratix II GX aygıtları gibi yüksek performanslı FPGA'lere, FR-4 materyallerin kullanımına ve izler uzunluğuna, tahta maliyetlerini azaltmak için sağlayan yerleştirme sınırlarına katılır. Önceden önemsiz fonksiyonu sinyalin yüksek frekans komponentlerini etkili olarak arttırabilir. Stratix II GX'deki 4-tap ön emphasis devresi sinyal komponent dağıtımı azaltır (uzay yayılan bir parçadan diğerine kadar). Önceden önemli devre %500'ü önemli gösteriyor ve her tap veri hızına, izle uzunluğuna ve bağlantı özelliklerine bağlı 16 seviye kadar iyileştirilebilir. Girdi kazanma sahnesine de, aygıt tahta tasarımcısının 17 dB eşittirme seviyesi olmasına izin verir, tahta kaybılarını üstlenmek için 16 eşittir sahnelerden birini kullanarak. Konsert çevresinde eşittirme ve ön empati kullanılabilir ya da özel bağlantıları özellikle iyileştirmek için. Tasarımcılar sistemin çalıştığı sürece Stratix II GX FPGAs'deki ön empati ve eşittirme seviyelerini değiştirebilir, ya da kart yapılandırması sırasında bir arka uça ğa ya da diğer şasis girildikten sonra. Bu sistem tasarımcısına ön belirlenme ve eşittirme seviyelerini ön belirlenen değerlere otomatik olarak ayarlamak için elaksiyeti verir. Alternatif olarak, bu değerler dinamik olarak planın kaç yere bağlanmış olduğuna dayanabilir. Yazılı devre tahtası tarafından çıkan EMI sorunları ve arızasızlandırma EMI, zamanında a ğımdaki veya voltajın değişikliklerine doğrudan mesafeli, ve devre seri indukatörü. Etkileyici tahta tasarımı EMI'yi azaltmak için potansiyeli var ama tam olarak yok etmez. "intruder" veya "s ıcak" sinyalleri silmek ve yeryüzü uça ğına doğru referans ile sinyaller göndermek de bugünkü pazarda ortak olan yüzeydeki dağ komponentlerin kullanımı da EMI'yi azaltmak için bir yoldur. Yüksek hızlı PCB tahtası tasarımlarını arızasızlandırmak ve test etmek daha zorlaştı çünkü bazı geleneksel tahta arızasızlık metodları, yani test sonrası ve "yatak tırnakları" testeri, bu tasarımlar için çalışmıyor olabilir. Bu yeni hızlı tasarım, FPGA'nin sahip olabileceği özel deneme yetenekleri ve sistem programlaması ile JTAG test araçlarından faydalanabilir. Tasarımcılar JTAG test saat girdi (TCK) sinyalini sistem saati olarak ayarlamak için aynı rehberleri kullanmalı. Ayrıca, JTAG tarama zinciri uzunluğunu bir cihazın test veri çıkışı ve başka cihazın test veri girişi arasında en az tutmak önemli.

Yüksek hızlı FPGA ile tasarlamak başarıyla geniş hızlı tahta tasarım praksisi gerekiyor, ve FPGA kapasitelerini sağlam anlama, tahta materyalleri ve sıkıştırma, tahta tasarımı ve sonlandırma modları gibi. İçeri taşıyıcının önden önemli ve eşittirilmesi de önemlidir. Yukarıdaki noktalar stabil üretilebilirlik ile güvenilir bir tasarım ulaştırmak için birleştiriyor. Bütün bu faktörlerin dikkatli düşünceleri, doğru simülasyon ve analiz ile birlikte, PCB kurulu prototiplerinde sürprizler olasılığını azaltır ve board geliştirme projelerinin stresini azaltır.